|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
“Has no driver”的解决方法3 h& v, h% J% e7 B: J$ _% s& L
7 @5 C& j3 j4 c6 e今天在进行原理图绘制完成后，对其进行编译，发现出现好多相同的错误：“......has no driver”，找了很久，没有发现什么错误。经过慢慢摸索：原来，我开始只是新建了一个schematic文件，即单单是对一个sch文件进行编译，所以，出现了前述的“has no driver”的error！: J4 i( X) A, T, @: x
2 \' s3 G {2 x2 V! C2 X
; L- _- K9 E" s3 ~/ b解决方法：# k3 |) c2 T3 i8 o$ S/ z2 Z! A! h
将schematic原理图添加到某工程，再编译就不会出现那些error了。 " h; }* ^) v8 P* ` c
4 c$ R+ B! {4 \: B1 e4 U# {! B
还可参考：
% y5 d+ R6 e# R/ n解法一：你使用的元件对应的引脚是输入的，可以改变原理图中对应元器件的引脚属性解决。
4 V$ H! L+ e v: s7 t# S; Z% k, `6 W* d$ o+ y
解法二：在protel中,软件会检查你的输入管脚有没有连,这样的好处是提醒画图的人还有输入管脚悬空的,我们知道,在电路系统中,大部分输入管脚是不允许悬空 的.所以建议画图的人在做原理图库的时候尽量把元件管脚的属性加上,这样可以不让自己出错.如果有输入哪个管脚必须悬空的话,可以在上面添加忽略ERC检查.这样编译的时候就没有警告了!
4 a) Z \: `. b; E2 }: A% R5 c) l2 r
解发三：在做元件封装的时候，管脚的electrical type有很多选择，一般情况下，选择passive就没事了3 p: ^8 |4 d X, n
2 u' |/ I U' H
解发四：设置属性。在Project-Error Reporting-Violations Associated with Nets
% M4 e8 D4 P- l4 w, XSignals with no driver中,选择no report,
8 d( T% N! d9 w8 p7 W2 v: @; c% E: e
8 `: C; j' p& Z0 s6 @6 u
( C% c v+ J* Y) z5 L4 D1 H% W更多内容，请点击 冰剑工作室 |
|
/1 
发表于 2010-5-10 13:30
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
