找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 851|回复: 18
打印 上一主题 下一主题

[仿真讨论] DDR3 跑1600M 差分CLK有最短走线长度要求吗?如最短600mil

[复制链接]

2

主题

68

帖子

491

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
491
跳转到指定楼层
1#
发表于 2015-10-28 17:20 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如题8 f; ~) }( F- k
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!

3

主题

52

帖子

899

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
899
2#
发表于 2015-10-28 17:42 | 只看该作者
可能會有問題,但不是必然,與 DQS 有關係,也與 DDR3 Controller 有關。

14

主题

148

帖子

667

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
667
3#
发表于 2015-10-28 19:51 | 只看该作者
高速信号的传输线都有最短走线问题,因为传输线太短,阻抗不连续,会在这段不连续上来回反射,这样信号质量会比较差,线长大于500mil以上,反射回来的信号会在这段线上损耗掉,不会来回反射。

点评

现在是走线CLK只有420mil的样子,但包括pin delay的话有600mil以上,不知道这样符不符合要求。手册上是600-1400mil  详情 回复 发表于 2015-10-28 20:28

2

主题

68

帖子

491

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
491
4#
 楼主| 发表于 2015-10-28 20:28 | 只看该作者
Coziness_yang 发表于 2015-10-28 19:511 {1 _2 Z9 L$ U& Z2 S9 N9 e3 y
高速信号的传输线都有最短走线问题,因为传输线太短,阻抗不连续,会在这段不连续上来回反射,这样信号质量 ...
4 j) M( x& `0 B" N1 d) K9 M$ ?
现在是走线CLK只有420mil的样子,但包括pin delay的话有600mil以上,不知道这样符不符合要求。手册上是600-1400mil
5 x2 b" z& j4 \# o' v, k7 N7 f2 V

点评

我所说的500mil是从信号的角度来分析,因为传输线太短会引起信号的来回反射。  详情 回复 发表于 2015-10-30 20:59

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
5#
发表于 2015-10-29 09:12 | 只看该作者
有最短要求。根据controller和ddr共同决定。# @, `6 T* B0 N8 r* K
你要满足时序要求,太短了对其他走线设计有很大难度,如,dqs,dq,addr,cke,csb难以做到合理的长度差,特别是两颗以上走菊花链的addr。
: c& Y/ x1 _9 \5 ]9 K同时你还要考虑散热以及电容摆放的位置,所以600mil以上会是一个不错的选择。这个600mil不包括pin delay。

点评

这个是单片的ddr,所以线长是满足要求的,电容散热评估了下应该也ok  详情 回复 发表于 2015-10-29 10:00
新年伊始,稳中求胜

2

主题

68

帖子

491

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
491
6#
 楼主| 发表于 2015-10-29 10:00 | 只看该作者
cousins 发表于 2015-10-29 09:12
8 N" n* R3 ?6 x  v, i  [有最短要求。根据controller和ddr共同决定。
! H6 z& ]1 [+ C1 ^% v2 {你要满足时序要求,太短了对其他走线设计有很大难度,如,dqs ...
6 B8 Y1 W2 r2 }9 m0 M1 n; i
这个是单片的ddr,所以线长是满足要求的,电容散热评估了下应该也ok2 _. f; h0 I. P% O, M

点评

满足线长要求就可以。 那么clk你只要满足design guide 的要求就没有问题。 说句题外话:即使你不满足design guide的线长,只要做了仿真,确定时序裕量没问题,就不用担心。 至于ddr3的反射,振铃,单颗DDR,有合适  详情 回复 发表于 2015-10-29 10:06

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
7#
发表于 2015-10-29 10:06 | 只看该作者
qingshanke 发表于 2015-10-29 10:00
* O1 Z" L8 l1 Q* [+ i这个是单片的ddr,所以线长是满足要求的,电容散热评估了下应该也ok

- f: I  @) c8 @4 L. Q$ u7 a3 j满足线长要求就可以。3 {1 {: Q0 K1 P3 F  o
那么clk你只要满足design guide 的要求就没有问题。
5 {& O5 F, a# ]; v+ w5 u说句题外话:即使你不满足design guide的线长,只要做了仿真,确定时序裕量没问题,就不用担心。
1 ^) M/ F" |! p0 V$ I至于ddr3的反射,振铃,单颗DDR,有合适的odt不会有很大的问题0 P9 R( W; F, Z' x% f7 g

点评

保险起见,还是绕到600mil以上吧。。。  详情 回复 发表于 2015-10-29 12:17
新年伊始,稳中求胜

2

主题

68

帖子

491

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
491
8#
 楼主| 发表于 2015-10-29 12:17 | 只看该作者
cousins 发表于 2015-10-29 10:06  ?! W# ^& q3 i! i- _
满足线长要求就可以。
& _3 Q' [6 y. g' D' u那么clk你只要满足design guide 的要求就没有问题。& X+ f; Q& m8 Q: q
说句题外话:即使你不满足de ...

  |$ K% [% d$ F8 R- L* T保险起见,还是绕到600mil以上吧。。。
6 G" s* r! B& k% c; h1 [

14

主题

148

帖子

667

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
667
9#
发表于 2015-10-30 20:59 | 只看该作者
qingshanke 发表于 2015-10-28 20:28+ _* c! u0 A4 p1 U
现在是走线CLK只有420mil的样子,但包括pin delay的话有600mil以上,不知道这样符不符合要求。手册上是60 ...

6 b% Z7 K1 `: N/ s8 t" d' k我所说的500mil是从信号的角度来分析,因为传输线太短会引起信号的来回反射。

点评

為什麼 "传输线太短会引起信号的来回反射 " [/backcolor]呢?[/backcolor]你確定你這樣的想法正確嗎? 會反射是因為阻抗不匹配,而不是互連線的長短。 短的互連線反而比較不會有信號完整性問題,樓主的短走線  详情 回复 发表于 2015-10-31 08:21

3

主题

52

帖子

899

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
899
10#
发表于 2015-10-31 08:21 | 只看该作者
Coziness_yang 发表于 2015-10-30 20:59' f+ I4 T& n1 w
我所说的500mil是从信号的角度来分析,因为传输线太短会引起信号的来回反射。

% a% ?% O2 R. V; o5 c為什麼 "传输线太短会引起信号的来回反射 "  呢?你確定你這樣的想法正確嗎?
9 a- o& Z2 A2 f5 N) Z( _# B$ f3 y# u7 [  h6 ?: `/ b! D8 r1 }
2 L2 c  s& n9 b9 Q: b
會反射是因為阻抗不匹配,而不是互連線的長短。
" @2 t/ i! v/ e  L0 u短的互連線反而比較不會有信號完整性問題,樓主的短走線設計( f: o  M# I6 N  q8 V7 C
若會出問題則是時序方面的問題,不是传输线反射的問題。: E$ b* J3 D% {

/ p! b7 b7 c( H5 S$ M, r  }
4 V: F! Y0 G; ~! Z/ Z3 g

6 z" W, z- W# t' E- j4 @

6 ~7 T( E5 S" x% s/ T9 _
! p" G  x& P) S1 X

点评

由于连接器处阻抗必然不连续,那么信号会在CPU与连接器处来回反射,如果线长太短,从连接器反射回来的信号没有损耗掉,继续从CPU端反射到连接器端,这样就会形成二次反射,但是线长够长的话,信号从连接器端反射到CP  详情 回复 发表于 2015-10-31 18:54

14

主题

148

帖子

667

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
667
11#
发表于 2015-10-31 18:54 | 只看该作者
Head4psi 发表于 2015-10-31 08:21* |$ c, x) K4 u0 V5 z3 y7 [! i
為什麼 "传输线太短会引起信号的来回反射 "  呢?你確定你這樣的想法正確嗎?! I/ _8 o( x7 J6 W& L
...

4 I4 R5 c( ^2 c; K* `1 @由于连接器处阻抗必然不连续,那么信号会在CPU与连接器处来回反射,如果线长太短,从连接器反射回来的信号没有损耗掉,继续从CPU端反射到连接器端,这样就会形成二次反射,但是线长够长的话,信号从连接器端反射到CPU的路径上被损耗掉了,那么就不会再形成二次反射。7 H* X8 y, d; i8 r4 S: I6 V
之前可能没有讲得太清楚。7 j4 S: ~: `4 ]& ]- u

点评

其实线长小于五分之一信号上升沿时,反射会淹没在下一次信号上,反而看不到反射了。而且二次反射或者说振铃只要有一端匹配了就不存在了。所以其实你所说的线长损耗的情况是不存在的,插损是损耗不掉反射的。  发表于 2015-11-1 18:05
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-9 01:43 , Processed in 0.093096 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表