|
6 I" ~% R, f0 L$ U% u" w$ Q$ O我刚才又尝试了一下不知道理解的对不对:
: f/ @7 l; P" T6 E5 }6 L7 ?) T不管是差分对 还是 数据 地址 的等长( `- S5 D8 z8 W) K2 M2 L* O
, d* Q' S% ^4 s, E. a* F
5 ~" Y3 \. r6 D: h: V! m/ N5 `
首先设置最外层最长走线的网络,在相对延迟规则选项中右键打开sigx工具,然后按照提示新建一个规则,延迟0,容差5mil
8 [! g, X: [" v& D2 i w5 p7 t8 T) a" u, H
然后将所有相关的关联到这个规则后可以变成一个匹配组,并把最长网络作为等长参考目标6 T6 r! T7 Y& y, S8 N
! S, w/ L3 s- e( K
7 {" m( J- k- |& [1 v; Y
同时最长网络设置最小最大延迟规则(假设是某个固定的长度2995mil 3000mil)
; g3 F+ ^' Y4 _8 w6 h+ F" ]9 e! Y' N# b3 q
这样用自动等长调节工具进行处理的时候是不是就都按照设置的固定的长度2995mil -3000mil进行实际匹配(当然除非空间足够,得到的结果会比较好,否则还需要手工调整空间区域配合等长优化)
L. t3 P. s. \4 O) n+ c; z
4 O- b1 k9 C" ]8 _' A2 O) \. l) j T8 C q9 C3 V3 P
像您说的不考虑上拉电阻的因素,是不是也是在sigx里面进行设置,将里面的电阻与走线删除,相当是创建了不考虑伤拉走线的 芯片间的点到点 相对延迟规则?其他在设置一根最长网络的 最小最大延迟规则即可? 不管我尝试的时候不知道怎么设置
P% n( S5 Q: _% d( o0 ]0 Y
0 f, b* l4 D% }& ] N我回头先转个低版本的文件
- u9 z% K; p/ I1 ^# P |
|