EDA365电子工程师网

标题: allegro差分对之间的等长应该怎么处理？ [打印本页]
作者: mengzhuhao    时间: 2015-9-3 10:50
标题: allegro差分对之间的等长应该怎么处理？
因为差分对中间会有电阻或者电容器件，所有在创建xnet的时候首先建立相应的模型% M5 @7 T2 P/ \- F

7 F- p  Z' W* `7 J9 R2 w然后对xnet分别进行差分对设置# Q" n0 R) L! [; [
5 H8 R# F/ ]7 C% B8 q: P2 Z2 u4 u
在电子规则的选择某对差分对，启动SigXplorer，然后设置该差分对的等长规则（例如设置了一个DIFFTEST）
8 V" J; n2 U0 e2 e9 F在规则里面会自动产生一个匹配组9 F* X3 V  ]3 Z6 }4 [6 q

" x2 i! v+ p0 J5 s% H( y
  Q6 R2 W) s4 l7 u当我将另一对差分对的规则也赋予该规则后，进行自动等长处理的时候发现该走线不能进行蛇形绕线等长处理  前面的可以
. k5 S& I6 l5 {. H0 u& J2 C6 ~/ f9 R4 d+ `
不知道原因在哪里: B& ?$ b/ r" J- ~5 @/ d, T
! R+ D2 [* A# C% i1 }" v+ B$ h
作者: kinglangji    时间: 2015-9-5 09:32
不太理解版主的意思...是想加查分对内的等长么?还是加整个组的等长?
: t( Q8 }$ ]8 _: o/ k$ Z你那个加法对内可以加上,整个差分对组的不是那么加
作者: mengzhuhao    时间: 2015-9-5 10:21
kinglangji 发表于 2015-9-5 09:32+ j* L7 R  k5 w* A  l* c$ R
不太理解版主的意思...是想加查分对内的等长么?还是加整个组的等长?
: l  z) K% O, D, D) q4 |你那个加法对内可以加上,整个差分对组 ...

2 @$ {# v3 z; Y有时候挺奇怪的
' U, D3 ^! u2 O
5 T) M! }, N& X) ^  `兄弟你在做差分对之间的等长是怎么弄的？
' L  T) Q# T) |9 U) A# }5 l6 k1 S6 D5 K3 n! E
是不是也是先把一个差分对的拓扑设置成自定义，其他的跟着使用这个？; R6 r$ w* l. K
作者: kinglangji    时间: 2015-9-5 10:37
mengzhuhao 发表于 2015-9-5 10:21
' A  N5 M) T8 b% G有时候挺奇怪的
/ @1 h4 @; X* i! \+ y6 j1 }% R2 y2 \# x1 x" x5 q% G% H1 B
兄弟你在做差分对之间的等长是怎么弄的？

( K: G# F" q4 e# ~+ O我不太理解你的习惯是怎么设法,不过一般allegro都是直接分组,然后对组设置规则..
- |7 U* y# X( l- ]9 }- S: a
作者: mengzhuhao    时间: 2015-9-5 11:11
kinglangji 发表于 2015-9-5 10:37
8 {6 u/ t( H) [: u! P我不太理解你的习惯是怎么设法,不过一般allegro都是直接分组,然后对组设置规则..

- _  M; A2 R1 @7 j* R  T5 N不是把差分对的等长先设置成匹配组吗？在匹配组内设置等长规则？
/ ~% K, }2 z& j
1 {+ K1 P; O! G) M等长规则可以先拿任意一对差分进行拓扑建立等长约束规则，其他差分对调用这个规则?; M8 M5 M$ `% ~/ D% m' }8 v
作者: freeren    时间: 2015-9-6 13:57
mengzhuhao 发表于 2015-9-5 11:11
" T9 f* u+ _7 B& @! Z- U不是把差分对的等长先设置成匹配组吗？在匹配组内设置等长规则？; f) _, \8 I! L1 f
5 y6 c( g: \( p: e/ e
等长规则可以先拿任意一对差分进行拓 ...

  g! Y6 ]  V. B  `在SigXplorer、、、是可以设置等长匹配、线宽间距约束，但等长匹配我一般是在如下图里设置，简单快捷

等长匹配.png (79.39 KB, 下载次数: 1)

等长匹配.png
作者: mengzhuhao    时间: 2015-9-6 14:14
freeren 发表于 2015-9-6 13:579 l% v9 b0 W$ y) }3 A
在SigXplorer、、、是可以设置等长匹配、线宽间距约束，但等长匹配我一般是在如下图里设置，简单快捷
! ^$ B  l( r/ P- ?# E
不是建立一个等长匹配组么？6 n% n, E3 z4 T, ^, b2 P% I
作者: freeren    时间: 2015-9-6 14:24
上面是差分对内等长，组与组间等长用match group,并选一根为基准
作者: freeren    时间: 2015-9-6 14:37
net：TCLKP,ppr:J7.17:J8.17 此处等长匹配值应由1500mil:15mil修改为0mil:15mil

等长1.png (6.06 KB, 下载次数: 0)

等长1.png
作者: mengzhuhao    时间: 2015-9-6 17:01
freeren 发表于 2015-9-6 14:37
" q. k' l* z# Nnet：TCLKP,ppr:J7.17:J8.17 此处等长匹配值应由1500mil:15mil修改为0mil:15mil
& D. q! o7 }+ o
你的意思是说：假设CLK差分对设置1500mil：15mil的规则，TCLK 作为需要匹配的差分对则改成0mil：15mil？  可是TCLK的规则不是直接复制CLK设置的规则吗？ 保持原样会有问题？
! s( q+ ?8 ]1 f5 V; m1 C+ |
作者: freeren    时间: 2015-9-6 17:27
1.这些设置是相对的，不是绝对，没有强制要求一致，若TCLKP按你设置1500mil:15mil,TCLKN是基准线，举例，设TCLKN实际线长为2000mil,那么TCLKP这条走线必须控制在3500mil+-15mil范围内，约束显示才会变绿，这明显跟你实际想要结果相左啊；4 V: g* i- c, O
2.    0mil:2milmil：相对TARGET长度误差±2mil7 O5 ?- v4 `3 D" a1 _* `
       -50mil:12.5mil：比TARGET长度短50mil，误差±12.5mil1 h, `, B% i; U; \; k9 |& \
“-50mil:12.5mil”对这个表示意思理解不够
作者: freeren    时间: 2015-9-6 17:27
所以才会导致你的蛇形线无法绕
作者: mengzhuhao    时间: 2015-9-6 20:52
freeren 发表于 2015-9-6 17:27
* g0 F) d0 ~+ o- k2 B) Q1.这些设置是相对的，不是绝对，没有强制要求一致，若TCLKP按你设置1500mil:15mil,TCLKN是基准线，举例，设 ...

( F4 O  y) L" Q" C你的意思是 差分对1通过拓扑结构设置约束长度与冗余长度
1 t. _4 q" [  {4 X/ n
6 v8 Y$ J, G6 Q: D/ O差分对2，差分对3...再设置相对等长约束？
' E- }' J9 f. f% o2 ~8 d0 L. w, `. g/ P) r  U( x1 e
就是2个规则？
% w9 J: q: Z1 [, t! t8 v, I5 r. f. s4 }  L7 H
6 g- D2 z4 V# a8 n3 }

8 t9 p1 D9 t! T8 b
作者: freeren    时间: 2015-9-7 08:54
不算两个规则，只是走线长度，偏差值没有一样而已
作者: mengzhuhao    时间: 2015-9-7 21:15
freeren 发表于 2015-9-6 14:37
! s8 ~6 P0 G- a2 c6 l7 d$ Lnet：TCLKP,ppr:J7.17:J8.17 此处等长匹配值应由1500mil:15mil修改为0mil:15mil

' S; ?0 k0 ~/ O* {2 g0 e等长的的设置成1500mil:5mil, R  `. X8 P5 Y* K* i, N

' `0 {  G$ A  L# H; h. u其他作为被动匹配的设置成0mil:5mil?  这个是在匹配组里面手动修改？ 不能自动更正？
* F2 f% i/ q3 g" N, L* }
作者: mengzhuhao    时间: 2015-9-7 21:45
freeren 发表于 2015-9-7 08:54
2 D+ a- I# D% O. r不算两个规则，只是走线长度，偏差值没有一样而已
# @6 j5 F2 x& W! x7 o' m

9 i( ]: n" I# W$ g6 K6 j, O  X
  i, J& M- t3 ]$ i; m4 z2 `! w像带着匹配端接电阻的走线 在做等长的时候应该怎么处理？因为这些端接电阻可能不是芯片之间点对点，而是额外拉出的一段走线，这些应该怎么考虑进去？* b0 ^/ z: E- H! ?' \/ O
作者: mengzhuhao    时间: 2015-9-7 21:58
freeren 发表于 2015-9-7 08:54
# m: @8 L8 z, M% P) P) Q" Q( F不算两个规则，只是走线长度，偏差值没有一样而已
' E% i& Q$ ?" G/ \( i- [) {5 P* R- o
在做等长规则的时候 如何提前快速查看组内的长度关系 以便设置那根 并设置多长是最佳的？
作者: mengzhuhao    时间: 2015-9-8 00:38
freeren 发表于 2015-9-7 08:54) r0 j, p+ I1 X% Q/ y
不算两个规则，只是走线长度，偏差值没有一样而已
# ]; L! ^  b4 R& s+ z* m# {8 [+ I
" v# e8 Z& c# }$ z2 V2 H6 J: b+ I' W
( H: p1 k$ l! \* K! ]5 z
例如我在两个排针之间放置2个排阻，间距见图示
  ]# ~1 i0 R& n/ u: f7 e  b4 R
/ `& T" ~$ k) @
% ~2 a/ A% r4 P/ ~创建完排阻模型生产xnet后 旋转test0使用sigx打开拓扑工具! g- p. ^! B1 ]
新建一个相对延迟规则，设置一个长度约束1 I$ Z* L& l) E
4 t2 q& B1 ?# H! m( s; K" w9 `

4 _# N/ x3 A9 f3 Y然后将test0-7创建匹配组，并将test0作为等长目标
+ W/ a3 P( k. q% E0 D) G+ I1 O' T& W( f" `

- ]9 P+ T4 ~! u
  Q* j/ {: Y! ~/ E* ]1 m
( V4 h6 g, P$ F1 q打开分析约束的设置，并使用工具自带的等长处理工具进行操作5 Z4 ~; I& t+ q$ Y" \
' U! O% D% a' l
9 H9 p' ~5 |! N7 i  i9 i+ p
为何现实的结果跟实际的要求不同？ 这个长度等长到底怎么设置才是准确的？ 而且空间这么大为何不能做到等长匹配？可能跟那些因素有关？( f3 F' m, u1 A; G' ^$ \
7 |5 E6 B: U7 C1 k( s, p8 E

/ K) j" F# v: Z4 n/ J
' |: D  F5 x; E5 i& O, `, b1 [! I
8 ~; R2 Y5 n8 B+ m7 y2 R5 ]
: Z1 r" A# ?- {$ I) z( Y4 n4 S: ?4 D6 z) X( E
/ E* L, r9 A% H7 a: s
" Q4 M% r( P7 k1 @4 y" `# D
+ i  \1 Q- R+ f- `! L( r! p' ?
5 p9 q" K5 R1 g2 Z1 D, s

0 ~( O( }* ?  l& O
作者: mengzhuhao    时间: 2015-9-8 00:41
XNET_TEST.rar (37.97 KB, 下载次数: 10)
4 D9 Y! ]# H8 I) X! C9 W6 m- @& B; P
这个brd文件 用于测试
, ~8 B* H$ L/ z, B* d# o( _2 H0 s) t; p+ ^/ s
6 h# o5 z1 A+ K& |
里面还有端接电阻匹配的 把前面的问题搞清楚后 后面的时候继续再问" H) x' k( d4 N/ `$ \9 }1 F) c7 k
作者: mengzhuhao    时间: 2015-9-8 00:56
freeren 发表于 2015-9-7 08:54
+ R& V1 x+ h  i; C不算两个规则，只是走线长度，偏差值没有一样而已

$ Z3 O" {8 e! F" ^1 L& R
' D; l; l8 C6 z; W& _, L6 v/ O  U
5 w  c; @+ I% ]1 p7 }2 s6 B始终做不到2500mil的等长？; C8 a/ Y3 O6 L' ?+ i" v

) r4 P/ W# i- v空间很大' \! M$ Q$ U8 f7 p8 B2 N
% z& Q( w3 I  ]6 g9 O( K, a
; k5 i3 Y+ O5 x

, ^1 O0 H' P- b; K$ b$ ?# ~( D6 U3 ~8 p! ]( c& m
作者: mengzhuhao    时间: 2015-9-8 08:24
freeren 发表于 2015-9-7 08:54
- c" C& Z3 o: x不算两个规则，只是走线长度，偏差值没有一样而已

$ z3 h# X* Y+ q, H$ k# j+ f0 g1 q3 ~如果快速在pcb中选择要匹配的网络？/ U- m# V8 s8 S- M
2 y. \, N% w3 A/ ]2 g6 h
这点感觉好不方便（在以前使用的pads里面 匹配组都可以分别直接点击全选中 然后进行等长优化处理）' U; C3 X+ S! B9 q
作者: freeren    时间: 2015-9-8 10:17
mengzhuhao 发表于 2015-9-7 21:45. Q5 q4 f4 M% u; q# K# Y9 K' K
像带着匹配端接电阻的走线 在做等长的时候应该怎么处理？因为这些端接电阻可能不是芯片之间点对点， ...

. }' `( K2 I4 d3 {( z& n: T# E1.端接电阻一般不做等长要求，但如果是intel方案的话，会对DDR 地址线和控制线的端接电阻走线长控制在0~100mil范围内；
4 r7 T( Z- `7 n6 y
, A# f# t2 L( E& k6 ?2.所谓等长，考虑源端端和终端两个点对点线长控制；% {7 ^; \6 c4 D

0 q/ P6 F8 o0 u% d! p  Z: n
* N7 `$ s4 X7 H
作者: freeren    时间: 2015-9-8 10:25
mengzhuhao 发表于 2015-9-7 21:58
5 Y9 `% v4 @$ ]& A/ M% i4 v在做等长规则的时候 如何提前快速查看组内的长度关系 以便设置那根 并设置多长是最佳的？
/ ^1 T3 e3 K$ ?) S  `8 g
还没绕等长前，普通拉线完，看同组内哪根信号最长，就是上限值，如：一组DDR 地址线，其中A6最长2025mil(假设目标控制地址线与时钟线偏差+-25mil),那么clk实际要绕到2000mil,然后组内其他信号围绕CLK 绕等长. {/ ~' I& T- Q5 g$ [- Y
作者: freeren    时间: 2015-9-8 10:45
mengzhuhao 发表于 2015-9-8 00:41
- e  `7 b1 j6 g% d/ ^% y7 N$ X6 @" A这个brd文件 用于测试
! A" u; R6 ?0 }- Q, m+ {) Q' }
你PCB版本，太高，我打不开，转个16.5以下给我，我设置好，发给你看1 [7 q$ n% r- I5 r7 L) n
作者: mengzhuhao    时间: 2015-9-8 11:19
freeren 发表于 2015-9-8 10:17
8 C! T6 b- Z  Q' x  D" v/ b1.端接电阻一般不做等长要求，但如果是intel方案的话，会对DDR 地址线和控制线的端接电阻走线长控制在0~1 ...
. w; y% D2 u- m6 W
我刚才又尝试了一下不知道理解的对不对：
, x& _3 ^0 L# n0 R4 Q不管是差分对 还是 数据 地址 的等长2 A% o1 i& a# \+ a7 D* \
! f. ]. Q3 Z; f- i% n
: b/ W; d0 j" a& ^  `
首先设置最外层最长走线的网络，在相对延迟规则选项中右键打开sigx工具，然后按照提示新建一个规则，延迟0，容差5mil
0 A+ U8 r3 l; x# A7 k9 e2 F
! U$ w& Q$ |( l$ u! t. }然后将所有相关的关联到这个规则后可以变成一个匹配组，并把最长网络作为等长参考目标6 d) p& F$ J2 |* N
* A7 L8 s! T7 S+ C: m7 g( b' R

5 N% ?) y# ?+ d$ Z6 b$ C同时最长网络设置最小最大延迟规则（假设是某个固定的长度2995mil  3000mil）
* f* J0 W# g" |: w: Q+ F  \7 h2 A  V3 o% E6 y* o: ~/ B! R
这样用自动等长调节工具进行处理的时候是不是就都按照设置的固定的长度2995mil -3000mil进行实际匹配（当然除非空间足够，得到的结果会比较好，否则还需要手工调整空间区域配合等长优化）
/ ?" u8 W7 U+ {" O: k6 F+ `" |: q5 X: _  d" K) P3 G

! w9 ]) I  ?& o% v- C像您说的不考虑上拉电阻的因素，是不是也是在sigx里面进行设置，将里面的电阻与走线删除，相当是创建了不考虑伤拉走线的 芯片间的点到点 相对延迟规则？其他在设置一根最长网络的 最小最大延迟规则即可？ 不管我尝试的时候不知道怎么设置$ D1 w0 }+ T' J) F1 M7 X

2 H: I/ |) d; X我回头先转个低版本的文件! m/ E8 V& }3 ?2 Q
作者: mengzhuhao    时间: 2015-9-8 11:31
freeren 发表于 2015-9-8 10:452 L& V% ^  T* e7 R
你PCB版本，太高，我打不开，转个16.5以下给我，我设置好，发给你看
0 R; [* J) Q# j3 X/ n/ U# A2 c
XNET_TEST.rar (65.5 KB, 下载次数: 1)
1 }+ x. c* J( O5 Z  \- u) L/ ~3 |; ]2 y( @4 J8 E

: I$ z+ L# j, f: n; N4 n0 u附件的原理图 我目前只画了一个数据等长  与上拉等长的  没有画差分对的  你可以在里面随便画与添加% m4 |+ t$ T6 m' X, h' E

# f' I* q+ R% ^" u$ ^: s; ]# T" r) T) s+ V; }$ H  L6 V
目前我设置的上拉等长发现 pin到pin好像是等长了，但是会有上拉电阻段的DRC错误；不知道在规则设置的时候如何屏蔽掉这部分？是否可以设置+ F% L  n# ~0 b% Z
6 P- n/ e. U7 n
2 M2 _- p2 Y3 {0 g# l2 p
另一个不是很方便的地方就是如何统一选择需要匹配的网络？只能通过原理图交互的方式这样的选择吗？& x; ]" m8 A7 T) S8 \2 ^

% \- ~$ R% u$ V) j3 [7 A' L/ z$ {/ ^  c2 V& u" x
在allegro里面如何一次性选择匹配组 然后做自动优化等长？
& l6 |7 l9 }4 R- h6 `
4 K5 e+ f( C0 F在进行优化的时候 是不是常用的方法是固定一部分手动画的线，然后然工具自己调节？还是控制好区域 与自动等长的规则设置 然后自动调？（因为规则中可以好多个选择项进行设置，gap 幅度 等 ）
2 S) [& @  h& r  j
作者: mengzhuhao    时间: 2015-9-8 11:33
freeren 发表于 2015-9-8 10:17
( D& F1 ?  o2 o1 C6 S1.端接电阻一般不做等长要求，但如果是intel方案的话，会对DDR 地址线和控制线的端接电阻走线长控制在0~1 ...
1 _: I8 j6 j# o7 z4 c" Y1 r5 k
如果是控制0——100mil，是不是也在规则里面单独设置pin-pin规则？
0 G6 s, c2 u( T/ q
作者: freeren    时间: 2015-9-8 11:39
mengzhuhao 发表于 2015-9-8 00:387 V! S5 ]# u5 x8 u# L) a
例如我在两个排针之间放置2个排阻，间距见图示

3 [0 V" P( Z  o* W6 [8 e# l同属性 net 设置一个BUS，然后用SIXplorer打开；1 X* |* c/ L% t3 ]  I) O  L7 l. z' \

PCB.png (9.79 KB, 下载次数: 0)

PCB.png

Sixplorer1.png (33.09 KB, 下载次数: 0)

Sixplorer1.png

Sixplorer2_bus.png (98.08 KB, 下载次数: 0)

Sixplorer2_bus.png
作者: freeren    时间: 2015-9-8 11:40
mengzhuhao 发表于 2015-9-8 11:337 b$ f" ~/ q- R# l( W, F
如果是控制0——100mil，是不是也在规则里面单独设置pin-pin规则？
: M. O/ I8 N! v2 @* ]
是的，一般是加入T点设置
# A, r$ x( z, S4 M" ?
作者: mengzhuhao    时间: 2015-9-8 14:35
freeren 发表于 2015-9-8 11:40
3 {* J  \* P" M1 t$ Z是的，一般是加入T点设置
$ r, F) w" G+ c1 x( y
这个必须加入T点才能吗？" o* J3 W1 _& w0 h$ r% \" G. _

! i+ f) d9 z9 ?我尝试的设置是，首先选一根网络创建pin pair，然后sigx创建相对延迟规则，然后其他的跟它做匹配组  这个时候发现pin-pin的可以等长，但是到电阻的那侧有DRC错误提示3 z9 I& s4 h7 p
% O8 Q) d5 y3 z$ N5 b# \( u# r
（奇怪的地方是：为何不能选择网络，然后在sigx里面删除到里面的电阻网络，只保留需要等长的pin的网络然后设置规则呢？必须首先创建pin-pair？）' l5 Q" J8 |$ I  f4 c, h# G, B
# t9 K6 I0 N* d3 l% u4 Q- U1 W9 H- C

, u6 E) X) p8 S# \8 }; \' C' p, N/ D0 w5 q; w/ N: v
假设设置T点的话，第一个点是不是点发射端，第二个点电阻端，最后点接收端 完成T点创建8 k& d( h$ R: W7 L2 D; i3 l8 Y" e
( _' p, g9 e7 z0 i0 O0 o* I9 O

) [# U; I* P  A; e9 i/ t; S在选择该网络创建相对延迟规则的时候可以创建2个规则，一个是发射端到接收端(0mil:5mil); 另一个是接收端到电阻端(0mil,300mil  这样设置对不对？即暂时不考虑它的等长要求)( h0 u/ T. P" A, v+ S- ^  s
, J5 V7 i2 s& j) r5 E
那么在发射端到接收端这段网络的等长设置怎么弄？假设都要2500mil长，这个如果在最大最小延迟里面设置 会不会导致T点两侧都要等长到2500mil？
. ?; W) T( l- Y+ g# [* H% l* n% K; Z

4 Q9 ]  i) ?8 F' e( K- P$ U7 w! C怎么设置T点的一侧是2500mil 容差5mil，另一侧等长，容差100mil上下' p2 d$ f/ S& r3 Z6 W
作者: freeren    时间: 2015-9-8 15:30
不一定，看方案要求
作者: freeren    时间: 2015-9-8 15:31
附件是我自己弄，设置好，你可以参考下

test.zip

56.29 KB, 下载次数: 6, 下载积分: 威望 -5

作者: mengzhuhao    时间: 2015-9-8 16:52
freeren 发表于 2015-9-8 15:311 R2 D$ y) @) a, B
附件是我自己弄，设置好，你可以参考下
% X6 f$ |) n2 U% |# k( X% ^
像使用sigx的时候 拓扑结构里面 会出现电阻上拉的电源1 d, g# K; @% G, v0 e1 a
+ B7 E+ o# [" r/ D; H
是不是在设置规则的时候最好将它都删除掉
$ m5 g* S4 ]) N1 R5 E% L, t$ B7 x  N8 U9 a7 w' p; Q
因为好像不删除掉，更新的时候会提示错误  说电压源的问题1 m8 i* x- v1 i" r

& a: o8 M! u6 l: ^9 d( ?0 g; ]( F感觉T的话可能会有问题，因为实际的是2个芯片互相打via到内层，作为匹配的端接电阻 可以在网络的中间一小段位置 也可能在网络的尾巴处 如果做T的话 是不是最好死结构一致的才行吧？6 z, D( d3 z0 F6 L/ v

1 r! J! t1 r5 N* |* O: t+ }我是一下没搞明白这个一般怎么设置会简单一些？
9 B9 A# b, ]: A. k1 y& Q6 a* B" K* G

/ I4 r* B5 F$ Z7 n目前的设置 ：删除电源，单独指定芯片到芯片的规则（忽略电阻在拓扑上）就是从from芯片 to芯片 进行设置
& v4 o. @, P$ {0 N* ]" k. g  A# u
6 E" M3 I$ }+ \. E: c然后其他的网络跟着使用该规则 . x. J' u3 {7 L6 J' f

, m* {: s2 }3 K/ N) z不知道这样是不是会相对简单容易一些？
) k) s* z. U  H- k
作者: freeren    时间: 2015-9-8 17:34
1.端接电阻改用单个上拉电阻，排阻会提醒 模型不对；" y6 D; c  A0 E3 {4 O2 [
2.端接电阻连接方式跟你说差不多，有在中间或尾端，只是不同方案CPU，对端接电阻连接方式和线长要求不一样，中间的话，基本要求DDR颗粒对称性分布，然后在第一个T点打VIA 连接
5 n! `3 D0 w$ s- C6 [+ x& ]
作者: mengzhuhao    时间: 2015-9-8 21:27
freeren 发表于 2015-9-8 17:34
8 ]7 m# O3 u4 c' `! P1.端接电阻改用单个上拉电阻，排阻会提醒 模型不对；1 f* F! v6 r! h% f! [% D
2.端接电阻连接方式跟你说差不多，有在中间或尾端， ...
3 Z0 _$ E* S1 g1 S* k
没有看出 附件里面带尾部端接的使用了T？: S7 q2 R/ v. W% ~: a9 L* `: Q
: h& x+ y- A8 X4 {( ?& A

4 G" P7 _' m7 X' P像单独排阻 或者单个串联电阻的xnet可能相对比较容易，设置了相对延迟规则，选被匹配网络设置最小最大长度即可
) j7 S; c8 Z: a- L: h
( S. V. V. ~1 _: `5 Q( X1 c. ^5 I多端接的 看一些文章后 还是在sigx的处理上比较迷惑一些
  i' o6 S' W! M7 U
! n) Q# G9 Z; p; L) b+ g% K3 M) l这方面的资料没找到比较详细分析的
- c" I- u8 l- d3 {4 H0 f4 L
作者: mengzhuhao    时间: 2015-9-8 23:15
freeren 发表于 2015-9-8 17:34
4 [  y: P/ z/ }+ g2 ~2 V/ w1.端接电阻改用单个上拉电阻，排阻会提醒 模型不对；
% S( P. |8 l# I  Z0 q, N: }+ z. ^2.端接电阻连接方式跟你说差不多，有在中间或尾端， ...
3 e3 E5 n1 v' X
! F! v  U; D) t9 U

% @. U. l! e9 `" Y1 z; Y; S看图感觉 J3与J4之间是做了相对延迟规则， J4与电阻之间做了最小最大延迟规则- `8 W1 w" I3 t

1 ?  k2 I* z9 o7 [  d, E6 l那么J3与J4之间的目标网络是怎么设置需要的统一等长目标长度的？  @  q0 D+ ?7 A9 ^. g
作者: freeren    时间: 2015-9-9 09:20
mengzhuhao 发表于 2015-9-8 23:15
& w1 e. V* \6 A- r6 v  [看图感觉 J3与J4之间是做了相对延迟规则， J4与电阻之间做了最小最大延迟规则" ]; _! @  ^+ |2 D! B
) Z& O, e0 S1 H0 r0 k
那么J3与J4之间的目 ...

; J; t! B8 E8 O/ A  t; C& s这个就看你实际PCB设计想要什么样的结果，目标是多少，然后通过软件去实现他啊，我发给你的附件，只是测试，我就随便定一个1 N6 p: \6 E6 B9 j




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2