pads9.3 logic封装管角命名不能重复？

gx177 · 发表于 2015-8-5 19:26

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

各位好！
用的是PADS9.3 LOGIC画原理图，
LOGIC封装时，由于有很多VSS和VDD，
导致CAE 封装不对，
想问下，PADS9.3里管脚命名是不能重复的吗？？
谢谢！

饭牛 · 发表于 2015-8-6 08:44

没有严格禁止, 只是会警告, 如果嫌碍眼可以编个号, 区分开.

gx177 · 发表于 2015-8-7 14:31

饭牛发表于 2015-8-6 08:44
/ X& `+ k; u' V没有严格禁止, 只是会警告, 如果嫌碍眼可以编个号, 区分开.

嗯谢谢您。
还想请教您一个问题，为什么在LOGIC中，有时候
我用SELECT ANYTHING 选中网络或走线，根本就选中不了，
需要先Select Net 才能Select 按thing 选中走线或者网络。

饭牛 · 发表于 2015-8-8 09:37

gx177 发表于 2015-8-7 14:31
+ Z. z3 _' \$ E; V0 q' ?0 r嗯谢谢您。' r" b/ z+ E" v% F
还想请教您一个问题，为什么在LOGIC中，有时候3 [) L) a& O9 S' `
我用SELECT ANYTHING 选中网络或走线，根本 ...

没出现过这种现象, 你换一台电脑或重装一下排查.

gx177 · 发表于 2015-8-8 10:53

饭牛发表于 2015-8-8 09:37! u, ], x- f7 i8 k% N; Q. s" @
没出现过这种现象, 你换一台电脑或重装一下排查.

恩。可能真的是我的电脑的问题

		自动登录	找回密码
密码			注册

pads9.3 logic封装管角命名不能重复？

EDA365欢迎您！

点评

点评

点评

推荐内容 /1