|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
LIBRARY IEEE;
# @% f$ ]4 \' K6 `& z' _USE IEEE.STD_LOGIC_1164.ALL;
`" y( m8 Q% ^" p w8 tENTITY tri_s IS, ~ I5 N" Q. `8 J
PORT( enable : IN STD_LOGIC;
0 A0 V& \+ |' X. }6 T+ A5 h4 y9 L datain : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
4 Y# c; x1 V6 z- k! Q( } dataout: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );
: t/ e5 [* S( x' ?/ {8 G! sEND tri_s;
" B+ d6 g8 h* r& D a: x( q/ Q X2 kARCHITECTURE bhv OF tri_s IS- ^) [/ A$ Z- }% R: L! V
BEGIN
5 A' ?% J! A+ `' G1 d4 J; ~% yPROCESS(enable,datain)
7 u2 C( S* G) P5 R2 i. ~ BEGIN
+ b/ x. M, ?9 i IF enable ='1' THEN dataout <= datain;9 ]# _% K. Q8 v: R9 M6 o
else dataout <= "ZZZZZZZ"; END IF;' P, H' S z ~( U$ L( a
END PROCESS;+ [- c l6 a& P/ ^2 f9 s/ }
END bhv;$ b8 s6 J3 c6 A4 Y% t- \/ c* O3 J h
* m! K. x( D5 S% h编译提示:
- o* c5 x& I8 O q) n7 TError: Top-level design entity "div" is undefined1 F Z$ `1 v% q1 Y% y
9 t, D/ l5 P. o- s6 L7 F
是什么原因,求救!!!!!! |
|