|
|
20. 如何设置和更改Protel的DRC(Design Rules Check）6 @! m2 Z% ?: A3 P/ T
菜单Design->rules。只针对常用的规则进行讲解：
( W4 Z: t ?$ o6 R * Clearance Constraint:不同两个网络的间距，一般设置>12 mil，加工都不会出8 `: P& _# L' o/ Y! b& i
问题, N* F. Z5 g8 D+ @- t7 s! z
* Routing Via Style:设置过孔参数，具体含义在属性里有图。一般hole size比导/ t2 c2 X* N1 `: G+ m; O
线宽8mil以上，diameter, Z2 L" Q4 ~! O
比hole size大10mil 以上
* g+ r) P8 E( d$ q9 j! E2 s * Width Constraint:导线宽度设置，建议>10mil% {, z i; s3 W" f4 n
21. 由SCH生成PCB时提示出错(Protel)
+ v! T" j/ `, V3 g sch编辑界面中选择design-->updatepcb,在出现的对话框中按“Preview Change”按钮，选中 Only show Errors会列出所有错误6 H/ w; q3 q+ D/ \! H
错误类型 解决办法# g5 p" X8 p! T) u8 Q
(1)footprint not found 确保所有的器件都指定了封装; 确保指定的封装名与PCB中的封装名一致; 确保你的库已经打开或者被添加
# @! @1 ?! s, z/ N+ L$ T(2)node not found 确认没有“footprint not found” 类型的错误; 编辑PCBlib,将对应引脚名改成没有找到的那个node.8 o( R1 o5 |) F* ~5 {7 `% l$ L
(3)Duplicate sheet number degisn-options-organization,给每张子电路图编号. |
|
/1 
发表于 2009-2-18 15:56
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
