|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
Electrical(电气规则) " R" V ^5 Q5 F9 n5 i7 Z' K! Q( p. J
Clearance(安全间距规则)
' b( P; t3 ~7 z% r, @9 B7 g7 g short-circuit(短路规则) ) y7 ~7 a, v: e. {7 \
Unrouted Net(未布线网络规则)
$ }7 K& ]( c; [0 z8 F% R+ N Unconnected Pin(未连线引脚规则)
$ J3 i" ]9 m3 t3 K' m: g+ l6 ZRouting(走线规则)
/ l% I) l+ T- d' C% v' g" |* k2 Z Width(走线宽度规则) 8 l9 o4 Q1 O5 {- L
Routing Topology(走线拓扑布局规则) " c1 Z N; v$ ?
Routing Priority(布线优先级规则)
i( G! I- j# T+ Z Routing Layers(板层布线规则) 6 m' y- I8 a) R0 \, m' V
Routing Corners(导线转角规则)
G$ c2 X$ u; w- i$ j Routing Via Style(布线过孔形式规则) - o7 J# D; u4 y
Fanout Control(布线扇出控制规则) $ o5 J. Q; Q* s' q3 d6 O
SMT(表贴焊盘规则)
3 j* A$ X5 e6 H5 A4 I1 [- ^7 n SMD To Corner(SMD焊盘与导线拐角处最小间距规则)
: h8 Z2 P) a h, l( z! |4 i3 k, ` SMD To Plane(SMD焊盘与电源层过孔最小间距规则)
) ]* z* ]* Y! b, `8 x) W4 Q. T7 U SMD Neck-Down(SMD焊盘颈缩率规则) 2 N& r! U9 b2 b' n5 P
Mask(阻焊层规则) : E* a! v. Z2 b% p
Solder Mask Expansion(阻焊层收缩量规则)
# g5 A1 I4 ?% I+ q1 K Paste Mask Expansion(助焊层收缩量规则)
4 g0 I, F8 N+ T, SPlane(电源层规则) # x- U0 |; s* T) m# Y- V: b
Power Plane Connect(电源层连接类型规则)
9 Z- q$ W k5 c. _$ G, L Power Plane Clearance(电源层安全间距规则) . f' j+ ?+ J H8 `% O9 @
Polygon Connect Style(焊盘与覆铜连接类型规则)
7 x6 m' B. t G( KTestpoint(测试点规则)
/ A' @7 ^9 ]9 e/ w. V: c Testpoint Style(测试点样式规则) " a6 A$ N3 _; c" D
Testpoint Usage(测试点使用规则) 0 _6 t) Q ?. ~! u+ T# b2 x- y
Manufacturing(电路板制作规则) $ V( l# v9 t0 H5 ~* t
Minimum Annular Ring(最小包环限制规则)
$ R( L$ e) K8 X9 U2 L( J Acute Angle Constraint(锐角限制规则)
& n2 \4 p, E' h! t Hole Size(孔径大小设计规则) ( a5 Q) x2 N& m0 D1 ^; M8 V w) I. B
Layer Pairs(板层对设计规则) / \- u6 g/ r0 m4 C
Highspeed(高频电路规则)
. R( \6 }+ D1 [# G Parallel Segment(平行铜膜线段间距限制规则)
6 o/ {* s% ]9 Q Length(网络长度限制规则) 6 ~1 H D' [1 R1 W( }! X
Matched Net Lengths(网络长度匹配规则) * d' F+ K$ g9 z7 N$ Q* \
Daisy Chain Stub Length (菊花状布线分支长度限制规则) / V9 _0 [; Z6 d$ ?, p$ e- L2 ?
Vias Under SMD(SMD焊盘下过孔限制规则)
7 Z% g) C1 c) Q% @. x9 [1 \ Maximum Via Count(最大过孔数目限制规则)
, c4 Q- q U( Q0 dPlacement(元件布置规则)
( X! _+ x* c3 F% V' Y8 F Room Definition(元件集合定义规则) 1 O/ W2 ^7 x2 C. n
Component Clearance(元件间距限制规则)
# @) z0 E h' _! U) J) Z Component Orientations(元件布置方向规则)
: B) a( ?2 }/ ]' N Permitted Layers(允许元件布置板层规则)
2 k3 p; w# n. a) {5 Z Nets To Ignore(网络忽略规则)
9 E q; a; R% o- W& F( s* l3 N$ @ Hight(高度规则)
3 Q! L! O/ `& W9 a2 u: k* v3 v# L7 dSignal Integrity(信号完整性规则)
: `# k, H) g3 i Signal Stimulus(激励信号规则) ' A9 ]1 e3 N7 J# o7 D& ]( O" P- N
Overshoot-Failing Edge(负超调量限制规则) 4 g9 K& m, N2 x# O$ V5 l
Overshoot-Rising Edge(正超调量限制规则)
1 x) x' t: q7 T* ^3 G Undershoot-Falling Edge(负下冲超调量限制规则) - m7 {$ W. G, Z+ _5 B
Undershoot-Rising Edge(正下冲超调量限制规则)
5 {) x: t: P* n8 S- h5 E7 U Impedance(阻抗限制规则)
4 U+ F' V1 J9 m5 V6 I3 E" A6 ?3 ~ Signal Top Value(高电平信号规则) # c$ {( C( q) F1 h
Signal Base Value(低电平信号规则)
4 p5 q, a( A# S9 a9 i; I$ j% g Flight Time-Rising Edge(上升飞行时间规则) 3 E6 x. Q3 X3 L( [3 {
Flight Time-Falling Edge(下降飞行时间规则)
$ j5 T; N! `4 X& a' r& C Slope-Rising Edge(上升沿时间规则)
' P( j( W. ^' l. t; v @% c Slope-Falling Edge(下降沿时间规则) ; O+ q5 r% `4 n! U) D0 T( f
Supply Nets(电源网络规则)
8 O7 N6 g5 |8 `6 ]7 A2 f; l& g/ j, W9 y- A) ?: ~
更多资源与交流尽在电子工程师社区,电子工程师社区欢迎您的光临! |
|