|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
简单列一下SystemVerilog 2012版的新特点
; r% i2 Q: |6 I# O |: |IEEE 1800-2012 additional reserved keywords:
7 A$ w; w9 J$ b4 F1 L3 Timplements (又加入了一个java属性，支持interface class多继承。说SV是Verilog+C++的都是没学过java的，SV分明就是Verilog+Java，参见为Java在SystemVerilog中的原配地位正身)
) N4 r, x' j2 e6 @2 O" x& Iinterconnect (这是一个挺有趣的东西，实用性有待考证)
" [) n) L9 P! `0 g) t; k% K# e* _nettype (相当强悍！)
8 C: R+ t* |1 A" d/ O# `% W/ Tsoft (终于有soft了啊！！！学过e的同学仰天长叹的有木有). ?) r* B; C, K' k* [
& s0 p" ~1 j' I9 f7 ^
/ E* q, s8 i+ C+ Z7 q. p最新的SystemVerilog语法参考手册
9 \4 J8 X _7 N6 Z- K9 E' }$ q
/ _! N L! q# i! M# }+ m5 V' d |
|
/1 
发表于 2016-5-9 11:52
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
