AD封装设计中勾了keepout

dzyhym@126.com · 发表于 2015-11-14 17:03

您需要登录才可以下载或查看，没有帐号？注册

x

客户在ad中将一个器件的fill设置了keepout(封装中设置），生产那边怎么也转换不出来。
不明白为什么这样设计封装，通常keepout是禁止布线用，如需要转换出来不能勾上keepout

钮兆萍 · 发表于 2015-11-17 10:13

这个会后期生产不出来？？

5718366 · 发表于 2015-11-17 13:40

本帖最后由 5718366 于 2015-11-17 13:42 编辑

元件可能是从pads（或allegro）中导过来的，pads（或allegro）中的keepout跟ad中的keepout可不是同一概念

dzyhym@126.com · 发表于 2015-11-17 15:51

钮兆萍发表于 2015-11-17 10:13- i; h& x( `2 T$ q7 n' b& E' g6 h
这个会后期生产不出来？？

线路文件铜都没有出来生产肯定出不来了

dzyhym@126.com · 发表于 2015-11-17 15:51

5718366 发表于 2015-11-17 13:40- T/ W# i& Z; \" G# M
元件可能是从pads（或allegro）中导过来的，pads（或allegro）中的keepout跟ad中的keepout可不是同一概念

看来pcb设计软件互导安全隐患很大呀

denniszeng · 发表于 2015-11-24 15:20

EDA文件相互之间转换肯定要做CHECK，不可能完全做到全兼容

悇泺 · 发表于 2015-11-28 17:03

本帖最后由悇泺于 2015-11-28 17:05 编辑

有时候客户要求禁布顶层有电气属性的line、shape、via，所以才在封装库中做如是设置

dzyhym@126.com · 发表于 2015-11-30 09:09

悇泺发表于 2015-11-28 17:032 S: v0 C5 t& }* G) M
有时候客户要求禁布顶层有电气属性的line、shape、via，所以才在封装库中做如是设置

那它要输出到光绘怎么解决？勾了就输出不了，不勾又影响禁止，矛盾呀。

		自动登录	找回密码
密码			注册

推荐内容 /1