DDR3仿真

snsArvin · 发表于 2015-2-5 08:57

Colin_SI/PI 发表于 2015-1-27 18:180 T3 H4 V( Y2 a2 r% P5 H
DDR3的时序参数是基于标准负载测试的

谢谢，关于slew rate和建立保持时间的关系，我还是不太明白：为什么slew rate越大，需要的建立和保持都会变大？

snsArvin · 发表于 2015-2-5 09:31

shark4685 发表于 2015-1-5 16:44& Z8 G( K8 F4 @$ _/ G+ j5 M, q7 |
slew rate越大，相当于信号上升沿约小，所以时序上余量相当于变大了，对应标准就严格。

版主，还得麻烦您下，这个问题我还是没太想明白。
slew rate越大，相当于信号上升沿越小，这好理解
但是，时序上升余量变大，这怎么理解？余量大了不是更好么，怎么会要更严格的标准？
谢谢！！！

raytingg · 发表于 2015-2-21 10:09

好詳細..感恩

raytingg · 发表于 2015-2-23 03:58

谢谢

abgyqolt · 发表于 2016-8-19 15:14

学习了谢谢

linbanyon · 发表于 2018-6-13 09:46

谢谢

		自动登录	找回密码
密码			注册

推荐内容 /1