DDR3的这些NC的到底要不要？

Aubrey

如图，参考的资料里面J1，J9，L1，L9，M7有两种不同的接法，问下这两种有什么区别？
) }, Y4 ]5 C$ f' U8 J; i

myiccdream

兼容画法而已。你注意一下原理图中的DDR3容量就知道了。
" \5 V9 m, u( n9 I3 [# V4 X比如说128x16bit用不到那些NC脚，但是256X16bit就能用到了

WYL_GW

如果没看错是美光的颗粒，资料写的很清楚，不连，你说的第二种接法我也想学习一下看看到底是用来干啥的。

超級狗

• ODT1 和 CS1N 是為了雙顆粒封裝（DDP︰Dual Die Package）預留的。
• A15 是為了加大容量預留的（多了一根地址線容量變大）。
• CKE0 是為了不同封裝管腳定義預留的，因為 Pin K9 也是 CKE0，推測是某種封裝的 CKE0 會在 J9。
  + y$ n* c7 l  x; X  S& h

) E1 n' p# U( \! J4 Y8 }

  b* o; U0 R! |0 `/ o3 D$ R* e

clp783

路过，顺便看下。

Aubrey

myiccdream 发表于 2017-3-27 08:51
2 }" [. V8 x! B6 O* _3 x) S) t兼容画法而已。你注意一下原理图中的DDR3容量就知道了。
比如说128x16bit用不到那些NC脚，但是256X16bit就 ...

( L; Z; n/ O9 T9 j: U+ c您好 你说的很对是为了兼容8Gb而留，我对比了下三星的2Gb和4Gb跟8Gb规格书，貌似只有8Gb（512MX16）才需要接这几个脚，2Gb（128MX16）和4Gb(256MX16)的可以NC不接。8Gb（512MX16）的毕竟相比多了ODT 、片选 、ZQ 和高低位之分

Datasheet_K4B2G1646F-BYMA [2G_F_DDR3_1 35V_x16 only_Samsung_Spec_Rev0 5 Oct15].pdf (696.2 KB, 下载次数: 2)

2017-3-27 10:10 上传

点击文件名下载附件
下载积分: 威望 -5

Datasheet_K4B4G1646Q-HYK0 [1.35V_x16 only_4G_Q_DD.pdf (1.41 MB, 下载次数: 1)

2017-3-27 10:11 上传

点击文件名下载附件
下载积分: 威望 -5

Datasheet_K4B8G1646D-MYK0 [8G_D_1.35V_DDP_x16_DDR3_Samsung_Spec_Rev0.0_Sep.15].pdf (928.14 KB, 下载次数: 1)

2017-3-27 10:11 上传

点击文件名下载附件
下载积分: 威望 -5

/ b) p5 M# z$ \) f; ?1 p+ ?# t
4 f; F2 {* I& i( S

% ~! W8 r+ Z! c5 j  _' m

Aubrey

超級狗 发表于 2017-3-27 09:48

ODT1 和 CS1N 是為了雙顆粒封裝（DDP︰Dual Die Package）預留的。

A15 是為了加大容量預留的（多 ...

谢谢版主 ，8Gb可以理解为是2颗4Gb的DDR3组成的是吧

风的缘故

一般是兼容设计预留用

超級狗

Aubrey 发表于 2017-3-27 10:16
( `9 z. a5 T* Y9 N谢谢版主 ，8Gb可以理解为是2颗4Gb的DDR3组成的是吧

多數半導體在初期，大容量顆粒的良率都較不好。有些應用需要大容量，並且要求空間小，雙顆粒封裝（DDP︰Dual Die Package）的做法就會出現。過些時日技術成熟了，單顆粒封裝（SDP︰ Single Die Package）就會取而代之。
6 W& J# E: \8 u
/ K" t6 i/ N# t) x4 v; |兩個 4Gb 的顆粒，等於一個 8Gb 顆粒，算法上是沒錯，但要注意封裝的方式。
! i# _3 _! m: q' |$ d$ E% o3 v

• 有的是用 CS0 和 CS1 讓你容量增加。（Data Bus 並接）
• 有的則是共用同一個 CS，讓 Data Bus 增寬一倍。（CS 並接，例如 16 bit -> 32 bit）
  

WYL_GW

版主研究的好细致，学习了。

bingshuihuo

Aubrey 发表于 2017-3-27 10:11
您好 你说的很对是为了兼容8Gb而留，我对比了下三星的2Gb和4Gb跟8Gb规格书，貌似只有8Gb（512MX16）才需 ...

一般是兼容设计预留用

yzhfendou

学习了