|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 mosman 于 2016-3-9 00:57 编辑
5 P# @, G8 g1 ?2 C
5 D' [; S/ Y4 |5 `AC耦合电容组装结构的优化
3 V) p7 @: Y0 d在高速串行链路中，为了让工作在不同电压下的发送器和接收器能够连接(也许是为了不影响各自buffer模拟电路部分的静态工作点)，需要在通路中加入隔直电容，但是隔直电容自身和焊接电容的焊盘会给通路带来阻抗的不连续性。这在设计中都需要仔细考虑，也需要考虑电容是放在发送端还是接收端的问题$ ~% [+ w) }( ?$ f7 Z/ ?
8 k' C: B+ W8 ^7 Z5 R/ j一个典型的通路作为实例来研究这个问题
6 a. R6 M! r0 C
" d! p ~* a" b7 e
5 S2 D8 ]' n# Z: E
其中电容的模型是C=100nF,ESR=1mOhm,ESL=100mn0 u4 z% t) h1 b+ \) ^$ O
( g' B! l7 Q1 B0 I& v
5 G2 ?) E( W9 F2 _
, K3 ]- N e# w4 R' Y Y当信号传到AC电容处，由于焊盘的面积和电容两端的引脚比较大，这个地方的寄生电容必然很大，最终在TDR图上对应地显示出阻抗偏小。为了让阻抗连续，减少寄生电容，可以在电容的下方将参考平面掏空，如下图
- e. [) t, f4 |6 n# @
* E/ U4 P6 k6 V1 q0 d i6 P- _0 i& M% w) g! E8 ?7 Z h8 S! K
' S8 D3 Q3 f$ S5 O% b
将修改前后的电容结构分别做3D电磁场仿真：+ I4 |8 }9 E# r2 E
一、回损! ~ c0 N3 N1 {! b- v# S+ @. H
1)没有掏空
& k4 i A6 `% c! T% q
5 s) Y6 r+ o9 u; u0 {6 o3 {5 [
" V" I7 _% \+ a8 A4 a
! Q2 p; A ^: [6 L) |$ X# u2)掏空" g, v1 K) X+ s# }& ]4 y; E( E2 e
3 V, G7 ]" q* Y
; c) e0 u |0 r" g; \
7 ^7 E% k, D; ]! R% T- w) ~掏空之后，无论是S11还是S22，都要比原来的改善很多，回波损耗在-30dB以下，这在实际的通路中的响降到最低。从S22>S11可以看出靠近电容的端口回损要大，如果要降低反射，可以将电容放在离发送端远一点的距离上。6 @4 w0 T2 J; v1 G
, t4 I0 H; z6 k0 C. d; m9 y3 R二、插损
. E: S, T. `1 m1)没有掏空7 \6 A) \1 m% \9 S V @9 ~
4 L/ @1 j2 Z( H7 R. h9 K
5 c' P: A6 H" v3 V/ }" F# x3 b3 n2)掏空; ]2 x6 I3 W Z+ K
" H* K# ?* D" j
+ O1 }# Y, E8 v% P/ _- `. i' |0 W电容造成阻抗的不连续带给插损的影响很小。# O& j6 |6 r+ A! A# N
# f* `- x3 X$ P5 r. A三、TDR
- ^# U( E: C' E! U用前面3D电磁场仿真得到的S参数对这两种电路做TDR分析：1 X+ g8 o6 y1 j5 E8 X3 V
1)没有掏空
1 v. T3 k) G3 T; h, R& z! g2 E8 ?. S; H$ z
2 v; i5 ~( ~3 T# n' _2 b2)掏空4 D8 g0 Y5 q, F6 k. [
' D2 L: d, W4 V$ v! \
7 c( n: F+ n5 }" L' l可以看到未掏空之前阻抗的不连续点很明显，掏空之后的阻抗十分连续，几乎看不到任何的不连续了0 W: e0 L, Q# w7 ~' s; H3 z. D
类似的掏空处理方法还有很多地方可以用到，如大的QFN焊盘下方， DDR4内存条金手指 的信号参考平面。$ ~$ y' }9 Q) L% O
掏空区域的大小要根据软件仿真得到，不能一概而论。- @, Y+ Y! c4 |$ c+ y
# v* j# _2 i! ]% u( L1 Q
2 ~6 Z" {5 x2 S A
2 n! I1 {2 `# p% Z" O4 M, w
8 }, o, w# A4 ~% b, ^
" l2 U( Y4 M: E2 N |
评分
-
查看全部评分
|
/1 
发表于 2016-3-9 00:46
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
