|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
Electrical(电气规则)
4 w4 i7 y- v$ W" ~. D Clearance(安全间距规则)
! o# I$ v- Y) Y short-circuit(短路规则) & z% f! B. o3 P, D. M. k+ C
Unrouted Net(未布线网络规则) ' R9 q% s; F- X7 C
Unconnected Pin(未连线引脚规则)
9 s3 I* h* V2 k) hRouting(走线规则)
( o+ g% r6 s% T. b* J% l8 N Width(走线宽度规则)
6 @3 a; x2 v2 d$ m Routing Topology(走线拓扑布局规则)
- C% Q3 n2 i$ W, v9 X5 L Routing Priority(布线优先级规则)
, g* Z( h9 [( i3 l+ J$ L5 y& [3 k Routing Layers(板层布线规则) 7 I) I/ B& F! R" e
Routing Corners(导线转角规则) % i1 B# V& o. F! C
Routing Via Style(布线过孔形式规则) ( o' r% {6 j0 z7 K6 b! u) f# Z; q* J
Fanout Control(布线扇出控制规则)
% Z4 a! ?' L1 ZSMT(表贴焊盘规则) |7 b% S" B) k3 g5 D: ~
SMD To Corner(SMD焊盘与导线拐角处最小间距规则)
2 E; ~- j' N3 u1 b" |& { SMD To Plane(SMD焊盘与电源层过孔最小间距规则) 1 d2 H0 ~- ?4 e" C5 P
SMD Neck-Down(SMD焊盘颈缩率规则)
6 E8 R) B- i: n6 f/ oMask(阻焊层规则) 4 b- P9 X+ m9 ]5 Z o; H
Solder Mask Expansion(阻焊层收缩量规则) : j) E9 P4 |' C1 ^2 x
Paste Mask Expansion(助焊层收缩量规则) 8 S3 H' _0 [0 e
Plane(电源层规则)
v) J# m+ ^: R Power Plane Connect(电源层连接类型规则)
2 I3 V- r; A- e9 X0 k) n9 ^ Power Plane Clearance(电源层安全间距规则) % g" b3 O& G6 f1 \3 K4 Z) y# p
Polygon Connect Style(焊盘与覆铜连接类型规则)
6 T# e6 m5 }" ~' H8 ]3 @# |Testpoint(测试点规则)
! C( h* B/ u: q+ e$ H Testpoint Style(测试点样式规则) ; V5 c( k9 ^) c m9 j& R
Testpoint Usage(测试点使用规则)
L) c( z- W! ^. {3 R/ RManufacturing(电路板制作规则) 1 a9 e6 _) c' m0 L9 N. {* M: J: n
Minimum Annular Ring(最小包环限制规则)
4 e; h) b" L8 K: N& O Acute Angle Constraint(锐角限制规则) # J9 Z. y/ M1 |" o. d) x8 U
Hole Size(孔径大小设计规则) 6 L# h& b# Z" }' l7 P. r2 L
Layer Pairs(板层对设计规则) , h& ]0 R2 L ?+ q. ]* O/ M( L$ f( J
Highspeed(高频电路规则)
% }2 S" f* g9 l# q7 |% i! K Parallel Segment(平行铜膜线段间距限制规则)
a$ @1 X. V- v, r- M( l. H Length(网络长度限制规则) ( I- o0 o% u* K- I% p0 L) p
Matched Net Lengths(网络长度匹配规则)
+ b7 {+ j0 E9 ~8 k Daisy Chain Stub Length (菊花状布线分支长度限制规则) 6 F4 Z: V( i5 C7 W. j' L$ D* P
Vias Under SMD(SMD焊盘下过孔限制规则)
, ]' H% s; k% J6 N; i2 a4 Z Maximum Via Count(最大过孔数目限制规则)
8 e$ O& S. v8 t4 K' [8 QPlacement(元件布置规则)
$ C {& N' j% a( M; T+ |3 y8 N7 k Room Definition(元件集合定义规则)
) L! \) q- G* z6 I Component Clearance(元件间距限制规则) & ]. t2 P5 a3 X0 d; t; N3 ~
Component Orientations(元件布置方向规则)
, E2 S9 k! y4 U Permitted Layers(允许元件布置板层规则)& l& H9 c8 s1 x+ O# y+ ^
Nets To Ignore(网络忽略规则)
' X0 Y* \" S7 T H7 }9 E2 q8 Q/ ? Hight(高度规则)
4 U+ h2 Y8 |8 k# B: ESignal Integrity(信号完整性规则)
. R$ H1 X9 L8 {: c) P" h; D Signal Stimulus(激励信号规则) 3 Y3 L/ G H& s6 d9 P
Overshoot-Failing Edge(负超调量限制规则)
; y9 {2 ?+ q& m6 C* R0 z2 _$ L% U4 M* Q Overshoot-Rising Edge(正超调量限制规则) . p1 e- s2 k/ f. S+ D& m
Undershoot-Falling Edge(负下冲超调量限制规则) - P. Z, P7 k) \0 F! x5 ~. a' W
Undershoot-Rising Edge(正下冲超调量限制规则)
$ ^2 N/ ^- `0 F& y: b2 a+ S Impedance(阻抗限制规则) 4 e6 b% [3 L8 t) H- ]3 W8 ]+ \7 Q' `
Signal Top Value(高电平信号规则) 8 Y A' D( a9 n6 x# R; `4 {5 J
Signal Base Value(低电平信号规则) : k7 S* p1 C" X, N0 s
Flight Time-Rising Edge(上升飞行时间规则) 6 `. ~: Z7 b/ ~* ?- B3 r5 z5 [
Flight Time-Falling Edge(下降飞行时间规则) - A3 K. Y, O! ^9 K' H
Slope-Rising Edge(上升沿时间规则)
1 K0 R# \/ s: J+ S Slope-Falling Edge(下降沿时间规则)
, t. `) S2 S8 \3 A7 Z. \ Supply Nets(电源网络规则) $ s2 u& Z4 b; g! l9 v; t
) ]/ F/ z# ]7 `2 ]更多资源与交流尽在电子工程师社区,电子工程师社区欢迎您的光临! |
|