|
|
20. 如何设置和更改Protel的DRC(Design Rules Check）
( T% d) t: G7 b2 u7 H 菜单Design->rules。只针对常用的规则进行讲解：
! D5 O: P& h9 G! J" A * Clearance Constraint:不同两个网络的间距，一般设置>12 mil，加工都不会出
. Y z: ] q1 J* k9 d问题: B7 r; j, A& e0 V
* Routing Via Style:设置过孔参数，具体含义在属性里有图。一般hole size比导% L' C" I, W( D' x. P
线宽8mil以上，diameter& j5 R( ], p/ P# K) } {) s' z
比hole size大10mil 以上# i% M' ~: i3 D. L# Z! D
* Width Constraint:导线宽度设置，建议>10mil7 j. {( g& L: ?3 ^* r
21. 由SCH生成PCB时提示出错(Protel)- h5 N) l7 F T+ ~( ?1 a
sch编辑界面中选择design-->updatepcb,在出现的对话框中按“Preview Change”按钮，选中 Only show Errors会列出所有错误
& G4 v- q: \# C4 w' J 错误类型 解决办法/ g: }! i4 U2 n6 U3 x+ Y& D
(1)footprint not found 确保所有的器件都指定了封装; 确保指定的封装名与PCB中的封装名一致; 确保你的库已经打开或者被添加
: Z; W* O2 K! H j& C(2)node not found 确认没有“footprint not found” 类型的错误; 编辑PCBlib,将对应引脚名改成没有找到的那个node.
0 y# K$ f% G: ]3 g2 L! J: B9 s, {(3)Duplicate sheet number degisn-options-organization,给每张子电路图编号. |
|
/1 
发表于 2009-2-18 15:56
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
