|
1 第1章 常用封装简介 6
+ ^9 J' u( U$ `2 A6 ?* {/ [1.1 封装 6: r; v# r/ t X" D' `1 x
1.2 封装级别的定义 6
% G6 h6 i6 E" i6 G3 ~1 D1.3 封装的发展趋势简介 6
$ w" O) ^% m9 p. p q$ B T1.4 常见封装类型介绍 92 }+ w9 r |/ D* L# Q" b
1.4.1 TO (Transistor Outline) 9, f- u2 G6 G/ i
1.4.2 DIP (Dual In line Package) 9
: V% N l! |) z% d1.4.3 SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package) 100 I# A# p0 c8 U; x. \
1.4.4 PLCC (Plastic Leaded Chip Carrier) 11
: W6 Z$ M6 B' T$ y1 @1.4.5 QFP(Quad Flat Package) 11, l4 a, J) f0 p% p' Z M; d
1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16" m: W& U1 @0 k, o4 e( P/ E" h
1.4.7 Lead Frame进化图 17
: E% q1 }3 ^7 k X/ i6 z0 G. h1.4.8 PGA(Pin Grid Array Package) 17
. f6 ^4 q& u' F0 e! ]. G( f1.4.9 LGA (LAND GRID ARRAY) 18+ t* T& q1 A3 l! d' |
1.4.10 BGA(Ball Grid Array Package) 18: D6 v' C4 p$ A5 d$ r% X0 `
1.4.11 T BGA (Tape Ball Grid Array Package) 19
/ Q" Z4 a& x2 T1.4.12 PBGA (Plastic Ball Grid Array Package) 20
' F- _$ D6 F Q6 S+ \1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21: x$ H. ^2 s ^1 b6 H6 V
1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22
4 M$ L6 a( R3 ]$ [1.4.15 WLCSP(Wafer-Level Chip Scale Packaging Technology) 23$ C4 A3 C2 p, U1 S* S3 a
1.4.16 MCM(Multi-Chip Module) 25
5 Y3 T! _* A, G# @: d3 x- ]1.4.17 SIP(System In Package) 26
2 z2 J1 m. h) _ K* w/ b1.4.18 SOC 27
5 D0 A( {/ q$ i/ j. w; [1.4.19 PIP(Package In Package) 30/ `/ y" F9 R7 L! s$ @+ B1 n" I* y
1.4.20 POP(Package On Package) 30! K; _4 R+ j4 a' f0 [3 s+ S8 c
1.4.21 TSV (Through Silicon Via) 32& q" |* A; M4 I
1.5 封装介绍总结: 34
8 l5 F5 `' R# w# t+ E( f+ w4 r1 第2章Wirebond介绍 5
) G/ K, g% E |6 D0 c1.1 Wire bond 特点(成熟,工艺,价格) 5
4 r9 F1 ^, |7 P5 n3 ~# w1.2 Wribond的操作过程(每步骤有图) 8" s. J; K q7 t8 u4 x
1.3 哪些封装适合于使用Wire bonding工艺 12
0 n( g% a) z/ ] b# q/ P( Z1.4 Wire bonder机器介绍 147 D: J6 E3 U7 w# a
1 第3章 LEAD FRAME QFP封装设计 6
* S/ f: ~- k) u4 _9 e1.1 QFP Lead Frame介绍 69 `1 q( O' A! F: S7 I
1.2 Lead frame 材料介绍 8' f$ w4 V9 \& U0 O4 U
1.3 Lead frame design rule 8. A3 \0 f& ~9 [) T- @; M* X* G0 o; G
1.4 QFP Lead Frame 设计方法 10
5 X, ]- z! R {4 ~7 K1.5 Wire Bonding设计过程(以autocad为例) 17$ S: \) W5 o4 k4 Y, x* }/ g
1.6 Lead frame Molding过程 22) p0 q0 e. R2 Z6 d. u
1.7 QFP Punch成型 (整块没Punch lead frame的图) 24
; W+ f9 {! ?0 G! _9 J1.8 常用Molding材料的一些介绍 26
" L. L+ Y" e4 r$ v1.9 QFP lead frame生产加工流程 28* ?# N+ {0 v0 O. m4 U: d6 n& }1 a+ v
7 {8 W2 |" `# A8 e9 `/ S& H1 v- e. U+ l6 x第4章 PBGA封装设计 7) Y+ c6 H. b/ u, L$ T4 I- E4 W
1 WB_PBGA 设计过程 7
+ D& F% k( H3 I! ?% a1.1 新建.mcm设计文件 72 n+ u% _8 X4 @1 Q- e/ K/ x
1.2 导入芯片文件 8, k( p) b' ?8 Z* O3 C" L
1.3 生成BGA的footprint 13
. ?7 B- i$ ]) b3 }' S- w1.4 编辑BGA的footprint 171 o) m4 C0 y1 I/ o4 U, ]
1.5 设置叠层Cross-Section 203 x2 m+ f) A+ f- C5 k' {: V
1.6 设置nets颜色 21
+ a; W8 `6 [0 {1 P* A }# _1.7 定义差分对 22
) W' F4 z/ {2 P5 ^/ ~9 }3 z1.8 标识电源网络 23. w* e1 ]) ~5 n/ ~
1.9 定义电源/地环 24- O9 J8 N7 T9 w7 O) H
1.10 设置wire bond导向线WB_GUIDE_LINE 27
\. L1 A( Y1 F+ P1 z1.11 设置wire bond 参数 30
k B+ ?, L, H1.12 添加金线 wirebond add 34+ ]6 Z' i. @$ j: y* A$ Q3 P
1.13 编辑bonding wire 367 g2 g, ?7 I2 S! y6 n! H. d
1.14 BGA附网络assign nets 388 I$ p4 h: U" |: U
1.15 网络交换Pin swap 42
+ z9 d, x* t, q+ x, f: ~9 U1.16 创建过孔 440 \. A" n* d7 f- |1 ^1 f
1.17 定义设计规则 46
- l4 L$ ~' g8 s5 h/ n* g1.18 基板布线layout 49
; u/ ?2 i0 d# K1 Q8 q! N" N1.19 铺电源\地平面power/ground plane 51, |4 E3 n. }. s i
1.20 调整关键信号布线diff 531 U3 v5 B4 {7 `' g6 U! Y$ `$ F$ f
1.21 添加Molding gate和DA fiducial mark 56
& g$ I* `' E# ?9 O' |2 j: T1.22 添加电镀线plating bar 58* t+ y9 a* `7 G" H' v
1.23 添加放气孔degas void 62) B* S5 c4 V1 d- V
1.24 创建阻焊开窗creating solder mask 64
6 x3 M2 X1 o# i" r/ W$ |7 f$ X1.25 最终检查check 67
' z( K+ {' @- h4 [1.26 出制造文件gerber 68
8 d8 J5 K$ N: u1.27 制造文件检查gerber check 72
2 L/ G u( f2 r3 q6 f7 s/ Y' A1.28 基板加工文件 74
+ V+ O! p ^, S ]3 q4 u# t' B. G1.29 封装加工文件 75 K" g0 a0 `0 d
. H) w2 m; t& l1 第7章 pbga assembly process 7
, O1 O6 F, R$ z- Z% O1.1 Wafer Grinding(晶圆研磨) 77 ^) s7 x& Q5 q) X- i1 X$ ?
1.2 Wafer Sawing(晶圆切割) 9
5 U% V0 J# P* r& q5 ]1.2.1 Wafer Mounting(晶圆贴片) 106 u! b) u1 B$ ]
1.2.2 Wafer Sawing(晶圆切割) 10$ s6 n3 Q8 l, T
1.2.3 UV Illumination(紫外光照射) 11
; B0 v2 J1 u. c( K* {6 L# A% _5 E1.3 Substrate Pre-bake(基板预烘烤) 11
* w& `3 B8 d b4 f2 n1.4 Die Attach(芯片贴装) 12
" m/ k3 ]3 N# m. z& s8 } g1.5 Epoxy Cure(银胶烘烤) 14
) t* y+ R* X( b' y' M4 d1.6 Plasma Clean (电浆清洗Before WB) 147 O7 r1 V& B- f. N, C2 O
1.7 Wire Bond(金丝球焊) 15; F( y# }' \: S4 ] n
1.8 Plasma Clean (电浆清洗Before Molding) 172 ?& D$ ?4 \9 w
1.9 Molding(塑封) 18, u; v7 E# G. Q4 H! X
1.10 Post Mold Cure (塑封后烘烤) 199 O E+ s2 w! |3 c3 {$ [, [! e3 W
1.11 Marking(打印) 20# [! f& V* p- w% Z. u
1.12 Ball Mount(置球) 22
a: [" t% ^! i1 X6 e, s' r, q1.13 Singulation(切单) 22
" G9 ^' Q3 `+ m. X1.14 Inspection(检查) 23$ J, t# V! j, X6 `* f1 }
1.15 Testing(测试) 24
/ k# [, X$ w& H9 \! ~1.16 Packaging & Shipping(包装出货) 25& k# v5 V* j. E0 g
9 b+ J/ D( g5 ?2 L5 u. t9 J$ [
1 第6章 SIP封装设计 86 b8 c: U$ f( ^5 @1 q# _( `0 R
1.1 SIP Design 流程 9- Q9 i- N4 d6 C, M' T- u. w3 I
1.2 Substrate Design Rule 11/ h$ ?+ z" _/ ]+ s9 ^1 l
1.3 Assembly rule 14
6 `' a( Z, N; u; Q1.4 多die导入及操作 16
& j9 m& i; ^6 A6 Z7 m- q1.4.1 创建芯片 164 K0 j! X# U1 {. c" I
1.4.2 创建原理图 34* M+ q7 N2 r9 G* y! J) `! a
1.4.3 设置SIP环境,封装叠层 36
* R* e' q5 M+ ?1.4.4 导入原理图数据 42
1 U3 V( h; I3 V/ M6 m1.4.5 分配芯片层别及封装结构 461 s% l9 ]8 X7 G1 Z1 P* z; Z
1.4.6 放置各芯片具体位置 49, ~1 H; H* m, F+ Z: v; r+ E1 i
1.5 power/gnd ring 451 n. a. J+ T, l: n1 ~ @
1.6 Wire bond Create and edit 59
+ R) ~/ x+ t0 ^( _1.7 Design a Differential Pair 68
5 h: O& p5 v" f! A0 \& h1.8 Power Split 73% v2 M8 z! s2 [4 m& `
1.9 Plating Bar 78
o- A( g+ _1 v1.10 八层芯片叠层 83
+ `$ f; P D, ~1.11 Gerber file/option 834 A/ i( U6 ^" ?7 ~" I# p
1.12 封装加工文件输出 91& |* c3 Y$ r, {9 u# k! v8 x
1.13 SIP加工流程及每步说明 100" u8 x( g" Z- f9 G" s
1 第7章 FC-PBGA联合设计 7
% S1 P/ S( Q8 D) i1.1 高PIN数FC-PBGA封装基础知识 77 Q( [; m. |7 \$ F X
1.1.1 高PIN数FC-PBGA封装外形 77 }, f7 o# d' P) K) Y
1.1.2 高PIN数FC-PBGA封装截面图 7$ `( j% x9 V: U# ]" B& U& y% E5 G
1.1.3 Wafer 8
/ H2 S) \, @( |- c" Z9 b1.1.4 Die/Scribe Lines 8
: P: V* T# e) p3 M+ q; X1.1.5 MPW(Multi Project Wafer) 8
0 M6 A7 \. A/ V& u! b2 @! ^, d0 P" l1.1.6 BUMP(芯片上的焊球) 98 ]' h$ |1 U- p' a
1.1.7 Ball(封装上的焊球) 9
, c# w+ R0 n4 \1.1.8 RDL 109 X" h0 ]0 X6 f
1.1.9 SMD VS NSMD 11
# `8 h0 i& ^; v' [8 f. k( l1.1.10 FlipChip到PCB的链路 12
; R) g$ p+ G: y8 W x: s- {1.2 封装选型 12
. _: q; w/ ]# ?1.2.1 封装选型涉及因素 12
7 l. c, {0 Z' k! g1.3 CO-Design 14
% b3 n9 `; E7 g! u1.4 Vendor推荐co-design的流程 14
% K6 `$ c( |6 i. c9 E3 H7 i3 O9 B1.4.1 Cadence的CO-design示意图 15
4 z1 J; ~6 V8 T, g. I& D1 y1.5 实际工程设计中的Co-Design流程 164 O; o# p- K; y8 J- ~' f# D
1.5.1 Floorplan阶段 18
7 e0 `: |4 p) n& K% V+ G4 i1.6 FLIPCHIP设计例子 29
0 Y4 i" b! R3 C2 U, a9 t1.6.1 材料设置 29* I- O2 X+ X& C, I8 s
1.6.2 Pad_Via定义: 32. `: j" P4 {6 x1 ]
1.6.3 Die 输入文件介绍 34
' w" R$ i" U) M% h7 B- L1.7 Die与BGA的生成处理 34
$ c# V8 e7 I$ r; `1.7.1 Die的导入与生成 34. f, Z$ _8 w8 O0 j( C3 R7 h8 A
1.7.2 BGA生成及修改 38. M/ L" J# Y1 H1 ^7 _
1.7.3 BGA焊球网络分配 44! Q/ [1 I4 V6 t8 |& \4 ]
1.7.4 通过EXCEL表格进行的PINMAP 47( f5 I& k) x4 W5 X
1.7.5 BGA中部分PIN网络整体右移四列例子 48
! G, v3 P5 r3 y! n; D1.7.6 规则定义 51# a2 n/ K& J- ~; G% \
1.7.7 差分线自动生成方法2 58
! t2 |; W; ~- y& Z; F7 U5 {4 Z' l9 L1.7.8 基板Layout 58
% Y4 B' f0 L* V1.8 光绘输出 64
* ^4 h4 M6 a l! Y1 第8章 封装链路无源测试 5( ?; K# ?8 @7 `/ S# o" m$ u9 L
1.1 基板链路测试 5
6 t/ K3 O0 n h( _9 H: I, m' j1.2 测量仪器 5
2 ^5 @6 v* ]7 _( J/ e7 Z1.3 测量例子 5" t$ i$ m4 ]$ [0 D* O9 w
1.4 没有SMA头的测试 7
' v" n* k" B! L: t- g0 Y' }! r( Y1 第9章 封装设计自开发辅助工具 5) x C+ u8 s; K+ ?9 C% l; d- v
1.1 软件免责声明 5
- |6 \" ^. x: P) C/ E M# k+ v1.2 Excel 表格PINMAP转入APD 6. A# ^5 H/ P W" o2 ^5 O
1.2.1 程序说明 6
8 I8 g, w6 s: U( I( i1.2.2 软件操作 7
2 n T% |3 f) q1.2.3 问题与解决 13
1 D6 E& L" C' k. [/ u1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 14
' [5 u# g3 M' J# ?1.3.1 程序说明 14
( w: h% u3 x& \" R! S {9 k1.3.2 软件操作 14& h) \3 U5 Y$ l! P5 V/ n
1.3.3 问题与解决 18
3 c! P" _3 c7 u) p1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18
0 Y$ i! e% H( K1.4.1 程序说明 18
. y$ T7 ]. x) t: p! c1 M' y- g1.4.2 软件操作 19
$ [5 D# }& O+ F8 V* a* o5 E1 J1.4.3 问题与解决 208 u; S3 x8 i! U. i
|
|