基板内埋芯片、内埋RLC、cavity结构、stack芯片，这些在cadence里是怎么实现的？

paojianghu

最近学习SiP设计，用到cadence的SiP/APD软件，不知道从哪里下手。从一个qq群里下载了几个3di文件，打开看了一下很高大上啊。
群主常年不在线，也不说明是怎么做的，翻遍网络也没个更专业点的论坛，特来EDA365求高手指点。
' {* Y* e/ E* V/ _下面这几个都是怎么做出来的？
- K0 {) A/ }; s6 C  c5 H
% _! E# H4 g# }; R
1.芯片堆叠，中间好像还带了个interposer！

; D/ y" Z1 p/ z! |. Z
! \3 d2 v% }1 M' d% Y2.cavity结构，这个在陶瓷封装上常用到。
3 F" S4 X2 b4 {3 z  |) o8 p
3.基板表面是个wire bonding芯片，基板内部居然还埋了一个芯片。
/ }; o1 A1 C; {

pjh02032121

楼主，你是个人才啊，这陈芝麻烂谷子的压箱货你也能翻出来，看我打不死你。
# ?4 q. {/ }- }
+ {7 T$ a+ ?6 H, s# I, v2 m有空的话，再一个一个的整理出来！

啤酒花

mark！

qiuzhang

楼上ID都像版主家族的人，鉴定完毕。

小蒙art黑豆

有人要打死楼主了

paojianghu

小蒙art黑豆 发表于 2015-4-22 11:29
有人要打死楼主了

8 ^! O6 g2 f* u$ H& g6 w6 q好就没来了，刚上来就要打我，谁啊？

锤子米啊

我也想知道这些时这么实现的，捣鼓了很久，对于spacer、interposer、embeded-IC、cavity-IC的还是没摸到门路

denny_9

在sip软件内是有这些小窍门的，有空可以约瑟