基板内埋芯片、内埋RLC、cavity结构、stack芯片，这些在cadence里是怎么实现的？

paojianghu

最近学习SiP设计，用到cadence的SiP/APD软件，不知道从哪里下手。从一个qq群里下载了几个3di文件，打开看了一下很高大上啊。
群主常年不在线，也不说明是怎么做的，翻遍网络也没个更专业点的论坛，特来EDA365求高手指点。
) F0 M) F3 Z; k0 ?下面这几个都是怎么做出来的？
6 [, a' U' ^& N' H' ^

, b( U( G- q3 H! H( {1.芯片堆叠，中间好像还带了个interposer！
+ f+ g. j5 S. E
, b6 K# J/ V- k! a4 h0 i2 ?+ |
; Q6 m% v2 ]2 o5 O, R: c, F5 A2.cavity结构，这个在陶瓷封装上常用到。

3.基板表面是个wire bonding芯片，基板内部居然还埋了一个芯片。

& M* i2 P7 z' V% E* T
" j- E; e# e& q: Z1 V  U/ \" Q

pjh02032121

楼主，你是个人才啊，这陈芝麻烂谷子的压箱货你也能翻出来，看我打不死你。

有空的话，再一个一个的整理出来！

啤酒花

mark！

qiuzhang

楼上ID都像版主家族的人，鉴定完毕。

小蒙art黑豆

有人要打死楼主了

paojianghu

小蒙art黑豆 发表于 2015-4-22 11:29
有人要打死楼主了

好就没来了，刚上来就要打我，谁啊？
- B; S, c8 q0 N, v

锤子米啊

我也想知道这些时这么实现的，捣鼓了很久，对于spacer、interposer、embeded-IC、cavity-IC的还是没摸到门路

denny_9

在sip软件内是有这些小窍门的，有空可以约瑟