阻焊层与孔

skyzeng · 发表于 2009-2-25 10:01

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 skyzeng 于 2009-2-25 10:04 编辑

各位看看，这些是DRC报错，而这些圆在阻焊层，不知道怎么修改这些错误，谢谢了。
Violation Pad U4-2(468.918mil,-186.041mil) MultiLayer Actual Hole Size = 0mil

2009zhaoqf · 发表于 2017-1-11 11:17

coolzerong · 发表于 2009-2-26 08:17

那你可以把这个封装重新做一下，我相信PADS里的绑定封装应该不是这样的吧。

skyzeng · 发表于 2009-2-25 19:38

它是一个邦定封装，封装不是我做的，是从PADS里转过来的，现在主要问题是如何去掉这个孔为0mail的DRC错误，不会修改，不想把Rules里的Manufacturing栏里的Hole Size....改为最小0mil

edalulu0201 · 发表于 2009-2-25 16:24

你这是什么封装吗？原文件是99SE么，还是什么转的？在元件库里面都不好改。
你这里面周边的焊盘要用么？

coolzerong · 发表于 2009-2-25 16:10

本帖最后由 coolzerong 于 2009-2-25 16:19 编辑

封装库里的CBM4080W这个封装有问题吧：有些PAD的Hole Size都为0了，这些PAD的形状不统一（圆的也有，方的也有），还好有Solder层扩展4mil,要不然就看不见了，可以用全局编辑下，COB封装做出这样有待提高啊！！这是DRC错误的主要原因。
把Rules里的Manufacturing栏里的Hole Size....改为最小0mil。
其他两个错误：这两个PAD部分在keepout外面了，如果机械结构一定的话，可以不用管它。
楼主比我当时好一点，刚学的时候不知道有DRC，画完就直接发出去了，搞的断了几根线都不知道，最后还是做板厂打电话过来。
DRC错误方面就这些，至于其他布局布线方面还请高手解答！！！

wulin · 发表于 2009-2-25 16:09

是楼主的帮定IC封装绘制不规范造成的

cyberjok · 发表于 2009-2-25 15:40

提示: 作者被禁止或删除内容自动屏蔽

skyzeng · 发表于 2009-2-25 14:17

各位看看有那些不对，除了
Processing Rule : Clearance Constraint (Gap=6mil) (On the board ),(On the board )
Violation between Pad U4-38(458.682mil,-186.041mil)  MultiLayer and
                  Pad U4-26(460.42mil,-174.78mil)  Bottom
Violation between Pad CN1-6(112.63mil,-224.409mil)  MultiLayer and
                  Arc (88.583mil,-277.895mil)  KeepOutLayer
Violation between Pad CN1-5(112.63mil,224.409mil)  MultiLayer and
                  Arc (88.583mil,277.238mil)  KeepOutLayer
这三个外，请检查别的地方有没有不足之处，与上述所讲问题应怎么处理。谢谢各位。