EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-3-20 10:47 编辑
% x6 [' U/ K, O1 H
' J- x0 x( M+ u5 G. k( ~随着PCB上高速信号速率的提升，高速设计方案会在PCB设计中引入比较多的DRC，最常见的是K/L、K/V等DRC。设计者允许这些DRC的存在，但是这些DRC的占比已经超过整板DRC的50%以上，他们的存在会降低ALLEGRO的运行速度，甚至延长某些操作的运行时间（例如：更新DRC，Database check等），还影响投板前的DRC排查效率和质量。Allegro17.2的Via structure 功能，可以帮助设计者去除这些DRC，提升设计效率和设计质量。 ( c# d8 L* B" ^" o1 F$ `$ t/ P
步骤一：根据需求创建Via structure + V x# k' U2 T# S
设计者可以根据需求，创建不同的Via structure，Via structure可以包含您所需要的设计对象，例如Via、Shape（包括RKO）、Cline等。Via structure的创建方法很简单，找到如下的命令，按照Command栏的提示即可顺利完成。下面举一些我们已有的例子，仅用于说明使用方法。 ' `- @+ r3 e. C; f; _
" b) j. C' H Q; g, J$ q
% u' Z) R0 s3 D+ J4 K: p
4 B. b: A( v- Q1. 芯片侧的Via structure样例，Via structure可以只是Cline，也可以是Via、shape、Cline的合成体。具体包含的对象，由设计者决定。! H) ~8 S. l B1 i( {5 U5 s/ V
# Q* N( {* Q# J' [, l
2 r2 s$ c: F: B2. 高速布线层切换的Via structure样例。 u) t6 V5 ~8 T4 w$ T
* c( Z' @: _. O. C2 _
0 ?& L$ M) h" d$ |3. 连接器侧的Via structure样例。可以只包含Cline和您所需的其他对象。
1 M O# ^0 d6 E2 y a, ? p+ `; v
+ f5 H5 Q* Q7 ^, D0 ]- X+ n0 p0 m6 ` V; ]( d
步骤二：在设计中调用Via structure
. Y0 Z3 T1 Y P% V, zVia structure定义完成后，我们可以在设计中直接调用，然后将其连接起来，即可完成高速链路的布线。如下的实例中，应用上面提到的几个Via structure样例，完成了一个高速链路的设计。设计完成后，K/L、K/V等报错不再出现，设计变得更加有效，更有利于提升设计质量。 # A& z/ Z5 N6 \! P* S1 P. c
% B5 U# P' T! v: \# U* E& X
3 Y6 v5 C7 }7 p R2 hAllegro的Via structure功能，可以帮助设计者消除PCB上为了落实设计需求而引入的合理的DRC。让设计更加高效，高质量，且可以促进高速信号设计的一致性（每次遇到同类设计，都可以直接调用已有的模板）。
) W" }" F4 O2 c& [7 @
9 T. q2 W) n0 L# L3 t
3 ^; l* L/ l9 ~1 P+ V9 Z& R- }+ W i
+ c- n2 X8 H0 u3 ]2 b, V. l$ ]
: q7 Y. E0 @0 p) M$ y3 J欢迎您的评论！
, \8 ?1 {3 `8 H; N+ ?, x
您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。 1 j/ D5 n6 g4 X, U/ _& Q
+ [& S, B5 w: B: S3 Y2 U
% B6 n/ k+ B# k( E$ p$ g | 
/1 
发表于 2018-3-20 10:47
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
