orCAD to Allegro有关Footprint的一点疑问

lxwuming

小弟画好了原理图,其中一个0402的电阻在原理图中Footprint设为R0402
% f! }  M1 U6 U. A9 u4 l, N/ v4 k创建好网络表
' P( M6 N" A, Y( [ 然后我做好了R0402的封装放到 c:\project\orcad\symbols 文件夹下面

在Allegro中导入网络表后,摆放零件时发现没抓到封装R0402.
请问我应该怎么设置,才能把封装好的零件和原理图关联起来,可以自动识别抓取?

numbdemon

oRcad layout?
还是allegro?

lxwuming

用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.

numbdemon

原帖由 lxwuming 于 2008-9-5 17:29 发表
2 H5 t' [3 U& d& ?8 @+ A. Y用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.

+ D- @7 x- u9 N% V! M) |: {关键点：
. i) X% \  C8 g$ M9 |6 b1.正确导出网表
  F" H# [" A3 i. t; k5 u4 f2.Allegro要设置正确psm和pad的路径，要包含你的封装和pad

对照上面，那个存在问题？

lxwuming

numbdemon帮忙贴个图解释一下怎么设置psm和pad的路径的路径可好?
+ r# d, N/ M+ u8 z' j刚接触,不是很清楚.用Project Manager吗?

LHDDSHL

https://www.eda365.com/thread-10236-1-1.html

lxwuming

Cadence Design Systems, Inc. netrev 15.7 Mon Sep 08 14:06:39 2008
(C) Copyright 2002 Cadence Design Systems, Inc.
- q3 K% U( |2 e; T8 Z# z------ Directives ------
RIPUP_ETCH FALSE;
: a, M$ E& e/ q. d1 tRIPUP_SYMBOLS ALWAYS;
MISSING SYMBOL AS ERROR FALSE;
SCHEMATIC_DIRECTORY 'C:/project/orcad/forderix';
BOARD_DIRECTORY '';
& S# ^  L  S1 }# }  Z5 ]OLD_BOARD_NAME 'F:/Cadence/unnamed.brd';
4 P- S: e3 W, d# HNEW_BOARD_NAME 'F:/Cadence/unnamed.brd';
CmdLine: netrev -$ -5 -i C:/project/orcad/forderix -u -y 1 -z F:/Cadence/#Taaaaaa03428.tmp
6 t' R- Z+ z3 ^0 @% j+ u- d& e% S------ Preparing to read pst files ------

#1   ERROR(24) File not found
     Packager files not found
#2   ERROR(102) Run stopped because errors were detected
netrev run on Sep 8 14:06:39 2008
   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
) q" H2 G% Y5 E, |   INTERFACE_TYPE PHYSICAL
- L+ }0 g9 d( C; i( g# Y: p   MAX_ERRORS 500
9 @1 K; W9 D3 ~- [4 F8 e   MERGE_MINIMUM 5
$ v  I: U3 Q% A   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
9 p: {8 |) |+ F6 W  @$ d   SINGLE_NODE_NETS ON
5 `  l$ ^% d3 _   SPLIT_MINIMUM 0
  ^- W- F& W$ J3 \   SUPPRESS   20
5 B9 y# k3 @7 V4 |' f   WARNINGS ON
  2 errors detected
No oversight detected
6 L* Z5 y) F  o No warning detected
  L/ {. i, e/ B6 W8 ucpu time      0:00:03
! r! \3 H3 q  Z2 m* b0 E1 V1 X- }elapsed time  0:00:00
; J$ |, \; ?& [, f
导入网表有以上错误,第一个错误我知道是没有封装,可哪个零件没封装怎么查找?
5 j3 F4 R+ h/ Y6 q6 n                                 第二个错误又是什么呢?
0 @/ A9 p2 d" A4 [1 g6 h1 c还有netlist.txt又在什么路径下面?

yzl624358

学习了，谢谢！

zshxie

零件的封装可以这样看：
在design entry CIS 中点取 *.dsn,
* z4 i& u2 T" O4 f0 {                                tool-exprot properties
1 e+ G; o. t1 @+ e$ U  a) n" h! \然后在生成的*.exp（位于outputs） 文件里查看哪个元件没有封装。

luhuamin200

电子工业出版社的《Cadence高速电路板设计与仿真》这本书不错！！！！

s07110016

我要学学啊