orCAD to Allegro有关Footprint的一点疑问

lxwuming

小弟画好了原理图,其中一个0402的电阻在原理图中Footprint设为R0402
创建好网络表
然后我做好了R0402的封装放到 c:\project\orcad\symbols 文件夹下面
# M, \7 S- e. D. h8 y  Y" B" v! R# }1 i! Q
6 u( b) H- d  V在Allegro中导入网络表后,摆放零件时发现没抓到封装R0402.
请问我应该怎么设置,才能把封装好的零件和原理图关联起来,可以自动识别抓取?

s07110016

我要学学啊

luhuamin200

电子工业出版社的《Cadence高速电路板设计与仿真》这本书不错！！！！

zshxie

零件的封装可以这样看：
在design entry CIS 中点取 *.dsn,
. k/ {' f0 o8 U, F; q  X                                tool-exprot properties
然后在生成的*.exp（位于outputs） 文件里查看哪个元件没有封装。

yzl624358

学习了，谢谢！

lxwuming

Cadence Design Systems, Inc. netrev 15.7 Mon Sep 08 14:06:39 2008
2 x/ S0 Q( N& n* z0 o1 r(C) Copyright 2002 Cadence Design Systems, Inc.
------ Directives ------
% N  ]& t. ~8 |8 t/ H8 QRIPUP_ETCH FALSE;
7 I+ `  k6 N1 u6 A3 B3 [2 I- M9 O3 yRIPUP_SYMBOLS ALWAYS;
* o! n9 O) q2 S% e1 F0 ~% E, x6 SMISSING SYMBOL AS ERROR FALSE;
5 R2 ]5 s' ^6 A5 Y) J3 ]! SSCHEMATIC_DIRECTORY 'C:/project/orcad/forderix';
BOARD_DIRECTORY '';
* [- V+ Q% P- D( N7 }7 IOLD_BOARD_NAME 'F:/Cadence/unnamed.brd';
6 I4 e8 v+ \  I) JNEW_BOARD_NAME 'F:/Cadence/unnamed.brd';
CmdLine: netrev -$ -5 -i C:/project/orcad/forderix -u -y 1 -z F:/Cadence/#Taaaaaa03428.tmp
, A9 R/ r& o8 r8 l4 C. \------ Preparing to read pst files ------

#1   ERROR(24) File not found
; f; p$ t; V- S/ H2 d5 N     Packager files not found
3 P5 L0 o: {/ h/ M#2   ERROR(102) Run stopped because errors were detected
netrev run on Sep 8 14:06:39 2008
/ R8 [) c. T- ~. L, Z8 X9 ~& E   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
1 z: Q( N5 z6 J   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
2 Z+ A) o; a- i5 Z( I5 i+ B' R. Q3 ^- a   SUPPRESS   20
: c  ]& e9 s$ e1 O   WARNINGS ON
  2 errors detected
  r8 [/ j' }' V0 o; M No oversight detected
, B5 N' b9 ?; v9 k1 B+ W2 I No warning detected
cpu time      0:00:03
elapsed time  0:00:00

导入网表有以上错误,第一个错误我知道是没有封装,可哪个零件没封装怎么查找?
/ w6 \% n( O# U. Q                                 第二个错误又是什么呢?
还有netlist.txt又在什么路径下面?

LHDDSHL

https://www.eda365.com/thread-10236-1-1.html

lxwuming

numbdemon帮忙贴个图解释一下怎么设置psm和pad的路径的路径可好?
# x4 L; e4 s4 Q2 R6 a刚接触,不是很清楚.用Project Manager吗?

numbdemon

原帖由 lxwuming 于 2008-9-5 17:29 发表
8 I/ f1 G0 p( j& {用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.

关键点：
1.正确导出网表
) K5 ^* j& V, c0 T3 ^- M2 f9 R2.Allegro要设置正确psm和pad的路径，要包含你的封装和pad

- l# x) i2 M) N) H5 m5 I, m对照上面，那个存在问题？

lxwuming

用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.

numbdemon

oRcad layout?
还是allegro?