EDA365电子工程师网

标题: orCAD to Allegro有关Footprint的一点疑问 [打印本页]
作者: lxwuming    时间: 2008-9-5 14:04
标题: orCAD to Allegro有关Footprint的一点疑问
小弟画好了原理图,其中一个0402的电阻在原理图中Footprint设为R0402
; h2 P* b5 c$ [/ K0 k6 B创建好网络表& y0 S" `7 _% n' [9 F$ m' y. I
然后我做好了R0402的封装放到 c:\project\orcad\symbols 文件夹下面
, T1 p! r! z* D! ^* `7 {( w
1 a4 V2 D& T, f& Z在Allegro中导入网络表后,摆放零件时发现没抓到封装R0402.: n0 U  }- g1 d: E! d$ R$ p' n. C
请问我应该怎么设置,才能把封装好的零件和原理图关联起来,可以自动识别抓取?
作者: numbdemon    时间: 2008-9-5 16:25
oRcad layout?" E/ |( f/ r) c# d2 C+ [1 ^
还是allegro?
作者: lxwuming    时间: 2008-9-5 17:29
用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.
作者: numbdemon    时间: 2008-9-5 17:42
原帖由 lxwuming 于 2008-9-5 17:29 发表 ' U4 r: ^7 B2 U
用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.
5 a9 C! v+ b9 {# x# N: p) W6 c) K
关键点：& y$ j" D8 _/ u( l; Q8 c, ~
1.正确导出网表) m9 p; |- r; I* c2 w
2.Allegro要设置正确psm和pad的路径，要包含你的封装和pad) D1 t+ b) F& C6 g

  G$ \$ E/ I& F; c! m* K对照上面，那个存在问题？
作者: lxwuming    时间: 2008-9-6 09:11
numbdemon帮忙贴个图解释一下怎么设置psm和pad的路径的路径可好?% w8 t8 R! l% ?( B
刚接触,不是很清楚.用Project Manager吗?
作者: LHDDSHL    时间: 2008-9-6 18:52
标题: 看这个
https://www.eda365.com/thread-10236-1-1.html
作者: lxwuming    时间: 2008-9-8 14:21
Cadence Design Systems, Inc. netrev 15.7 Mon Sep 08 14:06:39 2008
3 C" f. b0 Y- C( E4 L9 S(C) Copyright 2002 Cadence Design Systems, Inc.
' S! E- L4 K' x; Y& k+ ]# W------ Directives ------0 Y2 d7 T' P, e5 {$ n& ^8 B# d2 j% h
RIPUP_ETCH FALSE;
! T& D8 Z; [. o* ^, t! FRIPUP_SYMBOLS ALWAYS;
' n" t! n( R6 L$ L8 t/ ?" O+ eMISSING SYMBOL AS ERROR FALSE;
: @7 L9 i/ @" V. x- ^  S  nSCHEMATIC_DIRECTORY 'C:/project/orcad/forderix';2 r- S8 B$ V: F: g& q1 N
BOARD_DIRECTORY '';$ A! E" t, W( {) Q' p9 {$ @& X% I
OLD_BOARD_NAME 'F:/Cadence/unnamed.brd';
# C3 c2 I2 n* X5 l6 ANEW_BOARD_NAME 'F:/Cadence/unnamed.brd';$ I- T0 T+ \* w# e2 R! a6 A% I4 L
CmdLine: netrev -$ -5 -i C:/project/orcad/forderix -u -y 1 -z F:/Cadence/#Taaaaaa03428.tmp& ^3 F6 F6 a+ y9 ^* v0 s
------ Preparing to read pst files ------
; X# \; W, O; c( O- P$ p  f3 C
1 W+ Y! o) i) d' l  I/ W  A#1   ERROR(24) File not found- V+ G% Q' O5 X; a5 C: E1 w
     Packager files not found/ j1 l$ t5 n! F2 Y7 G/ z: n
#2   ERROR(102) Run stopped because errors were detected
2 O3 i9 v7 F4 K" x0 Z8 v; }) I) \netrev run on Sep 8 14:06:39 2008! S# |- `4 y" x$ l& f0 S: u
   COMPILE 'logic'
, b( D& i1 K: R) q   CHECK_PIN_NAMES OFF3 S6 [' p% z5 ]) e
   CROSS_REFERENCE OFF3 ?! x- @' V% D  C/ a
   FEEDBACK OFF4 ?& u) y- j" s- s3 {( j
   INCREMENTAL OFF1 o$ l& P9 e( r# ~7 A/ n3 m
   INTERFACE_TYPE PHYSICAL$ t# i. j5 Z: c5 `2 m+ L( S( a2 L0 O
   MAX_ERRORS 500
2 n$ s7 r& H, n* l   MERGE_MINIMUM 5, }' T0 }/ g2 s% U: y; O( _
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'# b  t) J  b% [/ Q# `2 t4 O& S0 m
   NET_NAME_LENGTH 24/ T, z+ V  r9 O; b, C4 K
   OVERSIGHTS ON! s9 {' y) W/ }9 t  D  n
   REPLACE_CHECK OFF
% F& D. _% \* ?3 Z/ m  P   SINGLE_NODE_NETS ON
1 s  f' \: B) z6 O   SPLIT_MINIMUM 0
8 J" ?) Y4 O2 }& _: m   SUPPRESS   201 L+ D2 i# {+ n# W" S! U9 p
   WARNINGS ON% S9 s2 a- D/ @2 C
  2 errors detected! q0 G6 J/ i0 H8 l. a' M2 n
No oversight detected# x, {- o8 q' m. v' [* _0 ]7 T9 P
No warning detected( L/ R. v6 R+ |/ s% d& ^, j+ K+ c
cpu time      0:00:03! d$ r* g( n; }4 c6 d& v5 J
elapsed time  0:00:00
% D: O9 G. j* U* h
  z+ e, C6 r" Z. D2 A导入网表有以上错误,第一个错误我知道是没有封装,可哪个零件没封装怎么查找?
* R- p- }/ z) h- d8 Y' w$ G                                 第二个错误又是什么呢?
, ?* s; E+ A8 F0 U* {2 q还有netlist.txt又在什么路径下面?
作者: yzl624358    时间: 2008-9-19 10:14
学习了，谢谢！
作者: zshxie    时间: 2008-9-19 12:43
标题: 回复 7# 的帖子
零件的封装可以这样看：7 y& b6 d8 t* v6 u3 j! Z
在design entry CIS 中点取 *.dsn,; W; Y' D7 v- e7 e; U
                                tool-exprot properties
7 G" u; J( q/ R" n  r1 |* V然后在生成的*.exp（位于outputs） 文件里查看哪个元件没有封装。
作者: luhuamin200    时间: 2008-9-20 12:59
电子工业出版社的《Cadence高速电路板设计与仿真》这本书不错！！！！
作者: s07110016    时间: 2008-9-21 16:04
标题: 很好啊
我要学学啊



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2