2017年9月25日QA检查报告节选

qilinwang66

攻城拔寨

传道受业解惑
4 D2 @) |* m* y+ w

wx_SHOh21dw

感谢分享

陆大少

EDA365QA 发表于 2017-9-26 09:05
1 H# o) [7 a3 r" q+ o# L& ?3 Y, b6.光耦前后隔离

: X( |) s1 i; ^% R) A8 w4 C9 l, j

bingshuihuo

EDA365QA 发表于 2017-9-26 09:05
+ B$ }0 B! _$ L, N. W  D4.时钟测试点不要加在末端

3 ~4 q% r  H& W& z, m# r% d时钟测试点 应该怎么加？
5 ~9 u/ x, P4 H) l( p+ {% E

pcb

bingshuihuo 发表于 2017-10-17 08:49
, X7 l1 E1 s3 C6 _时钟测试点 应该怎么加？

* _% G* }8 z1 j; r8 q) F( B  F5 N& \测试点应加在布线的路上.

小四月

biblejj33

fengyu6117

南林维京

bingshuihuo 发表于 2017-10-17 08:49
7 _: k+ t1 k3 r# }# g1 {时钟测试点 应该怎么加？

" E+ I2 L+ x/ L& f' I最好加路径上
+ g" C, o8 c( u2 f* L7 P, @3 H0 p