2017年9月7日公益PCB评审报告节选

邹华逊

学习了！！！

菜鸟小泽

EDA365QA 发表于 2017-9-8 09:06
$ W& t& K. H$ L) s+ G7 X10.此类器件都是光耦器件，建议挖空处理。所有层都不要过线

8 H; V$ s5 U" v( }' D$ O请问该类器件不挖空在内层直接电源隔离是否可取？
4 Z! x" p5 ^2 y, S  Z. L

pcb

菜鸟小泽 发表于 2017-9-11 20:10
请问该类器件不挖空在内层直接电源隔离是否可取？

, v0 N1 y$ n7 U4 x$ j没有绝对的,你规范设计就不容易出问题.

菜鸟小泽

pcb 发表于 2017-9-12 09:55
- `4 ~7 Q( m3 P8 k4 L没有绝对的,你规范设计就不容易出问题.

请问版主该图片列举的光耦器件速率达到了多少，可以作为平时设计的一个参考

pcb

菜鸟小泽 发表于 2017-9-12 20:34
请问版主该图片列举的光耦器件速率达到了多少，可以作为平时设计的一个参考

# Y4 s7 L# W0 c- z% ?光耦是隔离器件,是靠光电来耦合的不用考虑速率.
; a# r; f8 f/ I  h% r

菜鸟小泽

pcb 发表于 2017-9-13 14:38
光耦是隔离器件,是靠光电来耦合的不用考虑速率.

0 W" P6 j! \! ?7 Y4 [) o学习了，谢谢

shmidly

:hug:

fengyu6117

EDA365QA 发表于 2017-9-8 09:06
10.此类器件都是光耦器件，建议挖空处理。所有层都不要过线

8 T5 n7 U1 T  D7 @0 p6 O如果需要挖空光耦下面，也不能完全隔离好啊，那不就需要光耦前端走线路径所有层都需要挖空了吗。
+ e0 A3 O: f5 P$ T8 V+ w
5 v5 |" x- l) R0 m1 Q* \  a