一个关于DDR走线的问题

sheen · 发表于 2008-11-20 13:56

改后PCB

sheen · 发表于 2008-11-20 14:00

今天样机刚刚做完,开机试了一下,还没出现上次那种问题,我想问题基本上解决了.果然是PCB有问题,至少目前是这样了.

worldsnap · 发表于 2008-12-2 20:09

既然好了，楼主能不能介绍下经验？
到底哪些线要等长？是全部等长还是信号分不同的组各自等长？
另外，阻抗匹配有没有考虑？

zangyongchang · 发表于 2008-12-5 22:16

原来等长线这么重要！！！
学习了！

calfort · 发表于 2008-12-10 15:13

学习了

kukulang · 发表于 2008-12-10 17:02

学习了
请问图中弯弯曲曲的走线是不是就是“蛇行走线”，为了保证走线是等长的？

rx_78gp02a · 发表于 2008-12-13 01:47

学习了，不过目前还用不上等长，我的都是低速的

happywzb · 发表于 2008-12-13 16:39

像ddr之类的高数数字信号，等长是很重要的，因为时须很关键!
学习了！

zhaojianxi · 发表于 2008-12-16 11:47

学习了

xuefenglin · 发表于 2009-1-7 14:31

16# sheen
认真学习中

even_zhou · 发表于 2009-1-7 16:43

楼主,怎么看你的layout前后差距怎么大呢?修改后是每对都等长走线吧! 16# sheen

sxiaofeng · 发表于 2009-2-12 00:15

是不是阻抗线，我做过一块板DSP和DDR2间有好多电阻的

eric58 · 发表于 2009-2-12 17:42

难判断。两个BGA靠那么近好REWORK么？

ivy · 发表于 2009-2-12 18:05

怎样才能知道线是等长的呀

xooo · 发表于 2009-2-14 10:54

你的速率达到570M，数据，地址，控制，时钟肯定都需要做到等长才行。

通常DATA DQS 按50mil控制。
CLK ADD ctr按100mil控制。
DQS clk 按照芯片提供的时序参数计算一下。
不过通常ddr 芯片可提供1 个周期内的时序调整，楼主可以尝试软件修改试试能否解决。

		自动登录	找回密码
密码			注册

不好意思,重复了,上面是没改过的PCB以下是改后的PCB