DDR3地址控制线规则设置

linking_ma

我想要的答案是如何设置这种规则？
我板子是CPU挂5片DDR3（其中一个是ECC）.CPU：U1， ECC：U2，后面4片DDR3：U3, U4，U5，U6
+ W  Z2 N  e& q+ a' t% @0 l) h' v3 u把地址，控制走flyby结构，U1-> U2->U3 ->U4->U5->U6,时钟分别到每个片子。
7 D2 b: F: l9 J* [9 C1 U6 n
现在我想做成下面图片这种效果：
DDR_M1 (ADDR,CTRL,CLK一个match group,U1到U2相对等长,margin 25mil)
) ~" q8 `8 i& s* B% W1 E6 SDDR_M2 (ADDR,CTRL,CLK一个match group,U1到U3相对等长,margin 25mil)
DDR_M3 (ADDR,CTRL,CLK一个match group,U1到U4相对等长,margin 25mil)
DDR_M4 (ADDR,CTRL,CLK一个match group,U1到U5相对等长,margin 25mil)
9 Y5 i; }3 y6 o0 yDDR_M5 (ADDR,CTRL,CLK一个match group,U1到U6相对等长,margin 25mil)
- g8 G( M+ a- A3 h0 Q6 \9 u(5个DDR3的位号不一样哈)
$ j# Y6 L) J9 ~! L" T* }* N, b+ Y9 l
; y8 P) j4 n& z* B6 P1 z我自己先把addr,ctrl,clk建立match group后，在只能对里面的一个net,如ADDR_A0，用sigxplorer，再设置规则。这样就会有个ECS，在图片的左上方的圆圈那All Constrains/User Defined 里面这个ECS.
6 v* K1 y- C5 j$ p5 b( c1 G这样一来，拓扑不一样，如时钟，就不能用这个ECS。
# V7 M( s- R' I) S( P( s. }
6 l9 T% z, r! {0 u1 f0 x
8 P& j* B# e& J# i  n但图片不是这样的，他的addr,ctrl,clk用的是同一种规则，用sigxplorer打开可以看得到。
* T; W8 N1 z4 q3 D5 u8 s/ T% L一个ECS也没有，这样不同的拓扑可以用同种规则。
& z9 ~8 x2 y7 I
" C' P; n6 H  }# I$ s这是如何设置的？
请高人指点，先谢过了！

% C5 _  n) x$ U9 W7 k
) n: e) C/ i' r. l( g
6 z+ s' T" o4 O  O$ f( F

dzkcool

这种多节点的net用sigxplorer创建match group容易乱，可能是用PinPair创建的match group

李明宗伟

在上一个帖子我已经说过，你这个拓扑结构不一样，软件是不能通过类比给你生成约束的。
( p9 n; F% ^( Y5 h1.addr,ctrl（它们有相同拓扑结构）为一组，通过sigxplorer创建group
2.clock直接手动创建管脚对
' ?; i) _. T" O5 q& n5 L3.手动将clock的管脚对添加到第一步创建的group中，达成。

linking_ma

李明宗伟 发表于 2013-12-17 12:44
在上一个帖子我已经说过，你这个拓扑结构不一样，软件是不能通过类比给你生成约束的。
1.addr,ctrl（它们 ...

- c4 I+ ]6 A; @& f% d很明显这不是我想要的。
( H$ v% x8 o; s' X4 N% ?6 k$ M分别建sigxplorer，这种方法就是我常用的。这样建立后,在All Constraints / User Defined里面就看得到建的ECS.

% M7 i/ ^: D, k/ n2 A+ q( G0 c但我看别人画的板子，一个ECS也没有。
所有网络的Referenced Electrical CSet 那一栏都是空的。
# d& L. t4 D9 i* @* D; D4 [% |
. W; A3 o; u$ H0 Q9 v, H如果你对某个net 用sigxplorer设规则，那个net的Referenced Electrical CSet这栏就有那个规则名。
, X; n  A9 @8 i8 I2 w

4 j+ p9 @/ A: v+ M: q

dzkcool

手工创建每个net的PinPair，然后把PinPair创建成match group，或者开发程序自动处理

李明宗伟

linking_ma 发表于 2013-12-17 14:49
很明显这不是我想要的。
分别建sigxplorer，这种方法就是我常用的。这样建立后,在All Constraints / Use ...

4 U6 [1 F2 n' I8 z8 o
0 n2 R- @2 `4 w1 H( Y唉，，，你直接输入约束值，而不是指定约束规则的话，Referenced Electrical CSet 也是空的。

别人的做法一定就是好的，参考下就是了。

你自己试下在CM里面，直接建立几个管脚对，再用这几个管脚对创建match group，然后直接在delta：tolerance那里直接输入约束值，那Referenced Electrical CSet 也是空的，如你所愿了。但有意思吗？