|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
我现在做一个PCB,是三个小板拼在一起做的,故三个板子的原理图放到一个工程目录下,这三个原理图基本方案是一致的,所以里面的元件、网络有很多是一样的。比如第一个图里有RXD1,TXD1,在第二个图里也有RXD1、TXD1。但这两组网络,在PCB是独立的,彼此是没有连接的。。。, f; y4 M" r8 @) A) i* c# r( n
现在有几个问题:
, B: J0 |2 ?) K6 j 1,在原理图编译时会出现错误。
" g' F" o, z1 w8 x* } duplicate net names wire rxd1. 在不同原理图里有相同的网络名。(我已经在NET identifier scope设置了hierarchical纵向电气连接方式。这种方式,net label的作用范围是单张原理图之内。)
5 {1 `; d' F( x. l( ? unique identifiers errors. 这是警告。/ D- C8 ?' g6 U1 f0 u4 N
2,在PCB中如果设置才能避免来自不同ROOM之间的飞线连接。。(每个原理图都会自动生成一个ROOM)。
1 ~! s* e' [# E: I# c ?" ^2 H2 e) N* M
5 s3 X. o5 I6 i/ O
各位,都解决办法没!# Y) ?* i* s, ^- i) v! t( n
|
|