allegro等长设置问题

tanghui1987510

等长设置好后，显示的长度与实际长度不一致，请问这是什么原因呢？？？{:soso_e183:}
* B1 a3 Z( ~3 I; _8 c, c

dzkcool

去掉下图中的Z Axis Delay即可不包括过孔长度
4 O# u* h) i' ~0 _+ G

李明宗伟

什么是显示长度，什么是实际长度啊

tanghui1987510

李明宗伟 发表于 2013-8-1 21:27
什么是显示长度，什么是实际长度啊

7 x) w2 k2 y5 `! o: n" z! mshow net 的时候显示如下，为什么会出现BOTTOM/BOTTOM,Zall=32 MIL，不知道哪边设置错了

' V3 O! R: w8 {9 D" l; h: p
  Net Name:            XM1_DATA15
5 k  z: U7 y" Y; q7 W; a  Member of Bus:       XM1-D1
, _# j, t6 P9 Q
  Pin count:              2
% @" k3 H9 n* C- o9 U  Via count:              4
% z9 O. [& O1 m6 p# ^" D& ?  Total etch length:      903.28 MIL  
  Total manhattan length: 430.73 MIL
  Percent manhattan:      209.71%

4 }) \+ b& {4 L* I. a9 v! H  Pin                     Type      SigNoise Model        Location
+ L+ r, N* D/ Z" X+ a4 M9 x1 A  ---                     ----      --------------        --------
  U4.B9                   UNSPEC                          (-1516.62 685.41)
  U1.C17                  UNSPEC                          (-1184.58 784.10)

5 p4 [' p, Z5 Z  H' N  No connections remaining
7 H+ I' |+ ]9 r1 ^
  Properties attached to net
# {, S) j7 C8 `( C4 V, V# V+ E    BUS_NAME          = XM1-D1
    ELECTRICAL_CONSTRAINT_SET  = XM1_DATA8

  Electrical Constraints assigned to net XM1_DATA15
7 ^+ j" _* `0 P( B+ d8 g- c    relative prop delay: global group XM1-D1 from U1.C17 to U4.B9  delta=0.00 MIL  tol=20.00 MIL

  Constraint information:
    (RDly) U1.C17 to U4.B9  min= 919.3 MIL  max= 959.3 MIL  actual= 935.28 MIL                   target=  (XM1_DATA12) U1.C18 to U4.D1
            (-1184.58,784.10) pin U1.C17,UNSPEC,BOTTOM/BOTTOM
            (-1184.56,784.10) via GND07/BOTTOM
, L' |5 X& O/ `0 K, y      18.13 MIL cline GND07
            (-1197.38,771.31) via GND02/GND07
. O& J, v% b  ~' w: ~+ z, f      639.6 MIL cline ART06
            (-1368.74,567.43) via GND02/GND07
      30.94 MIL cline GND07
            (-1393.13,581.82) via GND07/BOTTOM
/ P+ w: G- [4 @+ [4 y      214.59 MIL cline BOTTOM
5 h1 k  Q: A4 s4 K! _0 n) H7 b            (-1516.62,685.41) pin U4.B9,UNSPEC,BOTTOM/BOTTOM,Zall=32 MIL
2 Y/ d* W6 m, l+ W  Member of Groups:
    BUS             : XM1-D1
, ~9 V% C2 I( B6 V, Y& N3 c1 B

在水一方@羽球

加我QQ739537967，给你看看

李明宗伟

Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constraint information中的线长还会包括过孔等信息，是综合考虑的延迟。

tanghui1987510

李明宗伟 发表于 2013-8-2 21:58
# {, E0 U, Y, v$ C/ L' D3 `Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constrai ...

. ~; Q6 w1 d' K# {. V那怎样才能在Relative Propagation Delay的Length栏显示的是Total etch length，而不是Constraint information的长度呢？

李明宗伟

Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟；而如果你只是想约束走线长度的话，可以设置Total Etch Length，不过它不是相对约束。

tanghui1987510

李明宗伟 发表于 2013-8-5 17:18
Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟 ...

4 S; t. C5 a8 y6 I请问具体要怎么做？在哪边修改？

jiaoweiyong

过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

tanghui1987510

jiaoweiyong 发表于 2013-8-6 09:55
过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

1 s7 F' p$ s8 i( t9 A我要怎样设定，才能不把过孔算在里面呢？{:soso_e183:}

lisatm

tanghui1987510 发表于 2013-8-6 10:27
7 W$ K& j3 p$ C0 d- t0 G" m5 `$ V我要怎样设定，才能不把过孔算在里面呢？

直接查询不就可以了吗？显示的是走线的长度。

jiaoweiyong

忘记了

tanghui1987510

dzkcool 发表于 2013-8-6 12:21
去掉下图中的Z Axis Delay即可不包括过孔长度

% b/ v" b6 _( S% A2 t: K{:soso_e183:} 正解，感谢！！！