求狗粮！输入、输出电容是用来表征什么的参数？大家说说自己看法

xiongbindhu

CI，对于一个输入管脚，就相当于这管脚并了一个CI大小的电容？信号由低电平到高电平就是相当于把这电容充电？从低电平充到VIH的时间跟驱动电流有关？信号频率一定的情况下，CI越大是不是需要的驱动电流越大？芯片管脚的信号频率越高CI是不是就越小？CO又怎么理解？

xiongbindhu

自己顶{:soso_e112:}

超級狗

+ x8 F1 v$ M+ |2 P0 ]7 B. }& x3 GCMOS Logic Dynamic Power
5 n# k2 T& X7 J# j4 e# xThe device dynamic power requirements can be calculated by the equation:
P_D = (C_L + C_PD) x V_CC² x f
& B2 b. |' L. O* rwhere:
) O) Q- U- t9 g7 l& iP_D = Power dissipated in mW
' B2 G4 S5 J' b+ lC_L = Total load capacitance present at the output in pF
C_PD = A measure of internal capacitances, called power dissipation capacitance, given in pF
V_CC = Supply voltage in volts
f = Frequency in MHz

0 R* y. |% L5 d; [! z{:soso_e104:}

超級狗

0 a# y" k+ [2 h, Z; H1 O+ f. U% p

• C_IN : Input Capacitance - The parasitic capacitance associated with a given input pin.
• C_OUT : Output Capacitance - The capacitance associated with a three–state output in the high impedance state.
• C_L : Load Capacitance - The capacitor value which loads each output during testing and/or evaluation. This capacitance is assumed to be attached to each output in a system. This includes all wiring and stray capacitance.
  ' O; m: Y  k+ H5 b4 H$ U

{:soso_e103:}
, G% o/ t7 l) f! H7 l

超級狗

xiongbindhu︰来个详细说明，要大大自己的理解 。

# V) X- t8 r* }* }
一句話............不會！
! ], y& T! I4 _: l
. j% h- W+ B& ], [* t" g6 L{:soso_e127:}

xiongbindhu

超級狗 发表于 2013-8-1 13:07
) X% u1 p0 |8 n9 e, ?# B一句話............不會！

6 V; ^1 E: l1 d1 x/ qUP UP

hy7758521

顶一下，别沉了！

超級狗

% G* s6 x* `, T; `" m
好啦！來結案一下，我讀了幾篇文章心得如下，若有錯誤請大家指正。
% {) _& E+ U0 |5 F/ f6 I
; x) A: c5 o+ b( s9 |C_IN 和 C_OUT 是半導體製造時伴隨出現的寄生電容（Parasitic Capacitor）。

就樓主的認知來說，C_IN 或 C_OUT 越大驅動電流會越大，這是對的，如我在三樓所貼的公式。唯一需要修正的是，影響驅動電流（Driving Current）的是負載電容 C_Load，它代表 C_IN + C_OUT + C_Stray（PCB 雜散電容）電路中各種電容的總和，而不是單獨 C_IN 或 C_OUT 的影響。

C_IN 和 C_OUT 的值雖然會會跟著訊號頻率變化，但並非差異很大。所以第二句話個人覺得應該反過來講，如果你需要比較高的工作頻率，IC 需要比較小的 C_IN 和 C_OUT 值。同樣這個影響也是看 C_Load，非 C_IN 或 C_OUT 單獨的影響。

{:soso_e161:}
) ~& O6 E0 n; T: o

xiahang

超級狗 发表于 2013-8-12 20:26
好啦！來結案一下，我讀了幾篇文章心得如下，若有錯誤請大家指正。

- j  w% _, ]8 |3 ^  U/ _C 和 C 是半導體製造時伴隨出現的寄生 ...

电容越大，越差！
影响速度！
这不是L波！电容越大，带的负载越重
- O; E& {& P' K

honejing

超級狗回答的很棒，但我補充一下：
/ i  B" u1 T6 I; Y5 U$ u9 S: a: l, A
  F8 p  A& F: g7 s2 k$ d1. CI，对于一个输入管脚，就相当于这管脚并了一个CI大小的电容？
=: )  也不好說是管脚并了一个CI大小的电，應該說是输入管脚電路天生及寄生的電容值和。

3 K# j% t6 d5 Z2 E' k8 g2. 信号由低电平到高电平就是相当于把这电容充电？
7 S* I6 w; @! ~" R, ~=  是
2 K/ x$ t& F% A% n
3. 从低电平充到VIH的时间跟驱动电流有关？
=: ) 是，電容的電壓與充電電流成正比。
' A" A! I; J9 p( w
4. 信号频率一定的情况下，CI越大是不是需要的驱动电流越大？
= 信号频率一定的情况，你這個頻率不知怎麼理解，對數字電路而言，信號的上升一個 duty 時間內應該要充電到超過 VIH，若不能就會錯失這個 bit，只要 Ci 越大前級的驅動電流就要越大。

5. 芯片管脚的信号频率越高CI是不是就越小？
= 是的，芯片管脚可接受的信號頻率越高， Ci 越小。

6 T, L) o; H3 p) d6. CO又怎么理解？
=:) 就是芯片输出管脚電路天生及寄生的電容值和。
' ^! c! Y% R. I% d/ U. ~

xiongbindhu

honejing 发表于 2013-8-12 21:43
2 Z; P: V5 f& ]# a6 p+ D# P& ]- x超級狗回答的很棒，但我補充一下：
; P4 @; x8 t' f% B8 _0 O3 W
6 U5 q5 e! N) t0 R) \/ u1. CI，对于一个输入管脚，就相当于这管脚并了一个CI大小的电容？

“信号频率一定的情况下，CI越大是不是需要的驱动电流越大？”
8 z( k0 t5 D( H0 L信号有一个setup时间的要求，通常频率越高这个时间就越小，我说的信号频率一定就是指这个setup时间一定。

honejing

! {  T5 n8 }- z2 Z" ^

xiongbindhu 发表于 2013-8-12 23:04
“信号频率一定的情况下，CI越大是不是需要的驱动电流越大？”
0 B7 q$ }* _$ b) e0 l6 L1 F; M信号有一个setup时间的要求，通常频率越高 ...

Setup 的時間要求與所用的邏輯電路有一些關係，當然運作更高速的芯片，就會用更高速的電路架構或小一些的物理尺寸的電晶體 (三級管)，以縮短 Flip-Flop 的 Setup/ Hold time，而 Setup / hold time 的時間要求，通常是取決於 Logic gate 的傳輸延遲，而 Ci的大小通常是受 input buffer 影響， Ci 大小影響信號的斜率，所以也會影響到時序，但就內部電路而言，它並不會改變 Flip-Flop的 Setup / hold time 的大小要求。