关于FPGA外接排阻的请教

szyxzhh · 发表于 2013-6-27 23:51

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

在设计过程中，总是要在FPGA的I/O口与外界电路之间连接22欧或者其他阻值的电阻（或排阻），小白想请教为什么要用这些电阻其次电阻阻值的选择是依据什么来选的？

在线等……

zgq800712 · 发表于 2013-6-28 13:11

这个你baidu google下就可以找到。
限流，减缓上升沿，阻尼电阻等。

xanthecrab · 发表于 2013-7-2 14:24

阻抗匹配

wide_road · 发表于 2013-7-4 12:42

按照fpga电路图参考设计做的吗

twffwt · 发表于 2013-7-12 10:27

这种一般是用来限流的，，你可以想象下，要是不加限流电阻，走线的电阻是很小的，那样的话走线上的电流是非常大的，信号进入器件容易损坏器件的

yeryu2010 · 发表于 2013-8-16 12:52

不懂装懂

，明明是阻抗匹配电阻，建议大家看看信号完整性这本书再来回答

yujingfa · 发表于 2013-8-18 09:35

上面的朋友说的很对，是阻抗匹配之用。

wq_463 · 发表于 2013-8-21 20:25

6楼的朋友说的对，是起到阻抗匹配的作用，由于输出和输入阻抗以及线路阻抗的不匹配，容易导致振铃现象，所以FPGA出来的高速数据或者时钟信号都要加小阻值的电阻，一般为33欧姆，当然22欧姆，10欧姆也是可以的，根据工程实际测试来决定

intrepid · 发表于 2013-9-10 11:28

赞成阻抗匹配作用

飞雪逐青 · 发表于 2013-9-10 18:57

高速电路都是要有端接的，也就是阻抗匹配，有的在芯片内部，有的在芯片外部。

twffwt · 发表于 2013-11-3 21:26

应该是用来限流的，并且能够与输入端电容构成RC低通滤波器，起到减缓信号上升的时间，即抵制了带宽，对信号完整性有一定作用

Ric_liu · 发表于 2013-12-9 18:33

twffwt 发表于 2013-11-3 21:26/ [+ B/ M2 P4 A* i; Q/ u" ?; V0 Z- C
应该是用来限流的，并且能够与输入端电容构成RC低通滤波器，起到减缓信号上升的时间，即抵制了带宽，对信号 ...

何解？请求赐教！

twffwt · 发表于 2013-12-10 17:59

Ric_liu 发表于 2013-12-9 18:335 G8 ]& I6 l- Y9 t' A9 B1 \0 i' E
何解？请求赐教！

输入端是有电容的，，我解释下这电容怎么样的，我们中学时候学过平板电容吧，两金属板间存在介质就形成电容，这里是芯片引脚与引脚之间空气充当介质形成电容的，，，低通滤波器抑制高频信号通过（这里解释下，理想方波信号可以分解为无穷正弦函数的合成，傅里叶变换得知），在存在低通滤波器时，频率特别高的正弦波就过不去，使得方波信号的上升沿延长了

Ric_liu · 发表于 2013-12-11 09:43

twffwt 发表于 2013-12-10 17:59
: z. t, g: ^9 H: e8 z. e输入端是有电容的，，我解释下这电容怎么样的，我们中学时候学过平板电容吧，两金属板间存在介质就形成电 ...

谢谢您的解释。
个人觉得此处做阻抗匹配的可能性比较大，高速信号还在学习中，有不足请指正。

		自动登录	找回密码
密码			注册

关于FPGA外接排阻的请教

EDA365欢迎您！

推荐内容 /1