一个关于串接电阻的作用问题，求大神指教

pipiliang

我看到周立功的以太网接口电路的时候，由于FPGA的数据、地址线要和以太网芯片RTL8019AS相连，但是以太网芯片的供电电压为5V，而FPGA的IO口却只有3.3V，文献上就说因为这个原因，于是在数据、地址以及控制线都串接一个220ohm的电阻，这个电阻的作用是什么啊？望大神给个详细讲解！多谢

bluskly

限流。这个说法我觉得比较靠谱的。有时候对于3.3V和5V电平信号连接的时候，有人就不用电平转换电流，直接串联一个电阻来限流！

pipiliang

bluskly 发表于 2013-6-8 11:30
限流。这个说法我觉得比较靠谱的。有时候对于3.3V和5V电平信号连接的时候，有人就不用电平转换电流，直接串 ...

' j( E" C/ t/ i- C# M1 c4 B1 n: J- K恩，是的哦，懂啦，谢谢啊，应该就是对5v电压起一个降压的作用！

zgq800712

不想用芯片，又不想换3.3V的芯片，串联电阻就是这个办法。
2 i  w: I$ ^  }% S2 {# G5 _0 I
严格说这种接不好，哈。

2 P) h9 l0 V& g; ]; t, M: o/ z
. y& v" @, A3 k0 w' }有些FPGA他有个内部二极管钳位的，PCI钳位  可以把它开起来，在接下限流电阻，5V输入，到FPGA就4.3V了。
& T- D/ }; M1 i: e
9 \$ P' J9 {7 ~, ?% y. O

pipiliang

zgq800712 发表于 2013-6-8 13:44
) X. b3 B+ I# O0 U& F不想用芯片，又不想换3.3V的芯片，串联电阻就是这个办法。
$ _3 J, ]! J' N1 b, }* n- c: C* [
$ C& m- X# U3 k+ \严格说这种接不好，哈。

这个对于我有点高深，谢谢你的指教，我再去研究研究，我还不知道有个二极管钳位

zgq800712

pipiliang 发表于 2013-6-8 14:06
这个对于我有点高深，谢谢你的指教，我再去研究研究，我还不知道有个二极管钳位

$ Y$ `5 `6 l$ I# B6 q+ ?
: o( N8 d, {8 r, c! [+ j
  t7 }  T5 i6 d0 R9 e2 y
; N2 `1 ^" o2 n4 j: h8 d2 Z) A! a
+ j# r( v  U. W( ~) _$ q9 A; |0 \

( R) p0 e( t- g
- A/ j) w9 u* s
$ W  l( x3 A( d
看上面这个题你就知道，输入电压高了对器件寿命是有影响的。

, H- ^1 U5 W! W' x1 Q
This 10-year period
! D- ^, u& p. M2 Q8 P3 Fassumes that the device is always turned on with 100% I/O toggle rate and 50% duty
( f8 t9 w/ @6 u0 ^1 i8 Hcycle signal. For lower I/O toggle rates and situations in which the device is in an idle
! V2 @4 {* w' Z5 P$ k. [state, lifetimes are increased.

pipiliang

zgq800712 发表于 2013-6-8 14:18
看上面这个题你就知道，输入电压高了对器件寿命是有影响的。

# y5 p% C! A% a, D3 Q5 f5 E搜噶，懂啦，谢谢啦！学习了

zgq800712

! b6 M0 g) Z4 U- E, K9 s# L
. T7 ^; A, ~6 j  \4 I. b
  g# P- S' {/ G1 D! i+ J3 h% T
再来看看上面这个图 FPGA 开启内部弱上拉电阻的阻值。
可以看到3.3V下， 最小7K 典型25K 最大41K ，
" V; m& Y2 ^/ K4 F6 b+ X7 Q
/ u! U$ A4 `; m
. `9 R& d$ d" o! q- |! X; c7 e6 r如果和FPGA连的那个芯片可以设置为开漏输出，或内部弱上拉或外接上拉电阻10K,47K，
% f7 d6 z2 k0 c) T1 u7 ?; hFPGA和芯片之间串联一个数百-数K的电阻
  Z& \$ i' S/ P2 G! w
2 g) e) c. m6 E& D; W3 y  ?. f. n2 _按这个算到FPGA PIN上的电压按分压算，算出来看看是多少？ 在PIN 定位到有PCI钳位二极管的bank中，这样就万无一失了。

mengdie_198599

不知道，这么理解可以？PCB设计中的阻抗匹配问题。
CPU和FPGA链接时，比喻地址线，数据线，控制线，信号在传输过程中，都会有干扰。
8 w* [& x: d- _1 H, C如果一个信号的边沿非常陡峭，容易产生过冲。串联电阻与信号线的分布电容以及负载输入电容等形成一个RC电路，这样就会降低信号边沿的陡峭程度。