找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 2895|回复: 12
打印 上一主题 下一主题

千兆网(PHY芯片)数据丢包

[复制链接]

3

主题

42

帖子

903

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
903
跳转到指定楼层
1#
发表于 2013-6-3 11:35 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
PHY芯片型号:88E1111-XX-CAA_I000,接收千兆网数据时,RX_DV正常,Rx_ER检测有错误输出提示,困扰好长一段时间没有找到原因,求大神讲解。# g8 A7 |" A% ]; F$ v
自动协商模式; S7 w# L9 ~  O! t5 e
GMII模式
2 Y& z7 t5 {8 h0 \4 N终端电阻50ohm
; M3 b0 s1 V" B3 C# j1 p

3.png (96.21 KB, 下载次数: 1)

3.png

4.png (64.04 KB, 下载次数: 1)

4.png

5.png (54.89 KB, 下载次数: 1)

5.png

点评

AVDD 加 Bead 隔開看看,網路上有些圖是有隔的。  发表于 2013-6-5 09:11
可以短路晶振輸出 R218 試試!  发表于 2013-6-5 09:05
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏2 支持!支持! 反对!反对!

3

主题

42

帖子

903

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
903
2#
 楼主| 发表于 2013-6-3 11:54 | 只看该作者
a false carrier or carrier extension symbol is detected on the cable.
3 O* t/ \2 ]+ m3 M具体指的什么?

3

主题

42

帖子

903

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
903
3#
 楼主| 发表于 2013-6-3 13:46 | 只看该作者
求指教,有没有人知道啊~~~

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
4#
发表于 2013-6-3 16:09 | 只看该作者
本帖最后由 超級狗 于 2013-6-3 16:10 编辑 $ o! Z/ u" j0 K" i% ^$ R
* G# P+ w  c8 {% n1 e
Carrier Extension7 L4 t' I/ U7 U
Gigabit Ethernet should be inter-operable with existing 802.3 networks. Carrier Extension is a way of maintaining 802.3 minimum and maximum frame sizes with meaningful cabling distances. For carrier extended frames, the non-data extension symbols are included in the "collision window", that is, the entire extended frame is considered for collision and dropped. However, the Frame Check Sequence (FCS) is calculated only on the original (without extension symbols) frame. The extension symbols are removed before the FCS is checked by the receiver. So the LLC (Logical Link Control) layer is not even aware of the carrier extension. Fig. 1 shows the ethernet frame format when Carrier Extension is used.

Carrier Extension Frame.gif (4.5 KB, 下载次数: 0)

Carrier Extension Frame.gif
哈士奇是一種連主人都咬的爛狗!

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
5#
发表于 2013-6-3 16:18 | 只看该作者
你可以看一下那個問 "1000M RJ45 差分线等长要求" 的貼文嗎?: ]1 Y9 S& j! Z# {! h# t- n) o

0 h2 y+ w1 Q5 u4 ~- L) V9 K" mIntel Design Guide 最後一句話說,走線不對稱或不等長會影響接收資料的正確率。1 L8 D4 t* Y9 n0 r! J! g% a/ z

; {" b7 M' M+ E$ w7 G先確認 PCB Layout 是否有做好?! f7 e; V1 l  z: _" `( V# O' d! q

3 o: ^- J" s  q# }/ U% V{:soso_e156:}
哈士奇是一種連主人都咬的爛狗!

3

主题

42

帖子

903

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
903
6#
 楼主| 发表于 2013-6-4 09:20 | 只看该作者
还是版主热心!
( p" O4 O! Q5 TPCB Layout应该没有问题,几块样板中50%正常;也一直怀疑线路的问题,做了多种测试也没定位到具体位置。

62

主题

412

帖子

1620

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1620
7#
发表于 2013-6-6 00:02 | 只看该作者
本帖最后由 klend 于 2013-6-6 00:03 编辑 ; T8 b/ n$ H( h, o0 F

( X0 w# @4 K  g, K# `2 q  r+ ]$ G% A好像TX和RX要在发射端串33ohm的端接电阻,这个会影响丢包与否。还有就是晶振的ppm值过大有频偏的话也会影响丢包,要换更高精度的晶体。! C# e; e) ]+ l6 J

3 D, n& \+ k8 _0 I( {CPU与交换芯片的通讯GRMII总线要串33ohm的端接电阻!

评分

参与人数 1贡献 +3 收起 理由
超級狗 + 3 很给力!

查看全部评分

46

主题

159

帖子

608

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
608
8#
发表于 2013-6-6 12:59 | 只看该作者
33欧姆电阻要靠近TX放置,估计和时钟有很大关系,你看看marvell的PHY芯片对OSC晶振的供电有无要求?

3

主题

46

帖子

473

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
473
9#
发表于 2013-6-6 19:02 | 只看该作者
这个原理图只是丢包?能工作?5 R& o% \- l  `* R4 C! ]3 p$ ]
23、24、25管脚连对了?

3

主题

42

帖子

903

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
903
10#
 楼主| 发表于 2013-6-17 11:50 | 只看该作者
圣代甜筒 发表于 2013-6-6 19:02
7 d4 a5 P% t& l* d这个原理图只是丢包?能工作?
1 E. s; S1 F$ b: a- \/ ~23、24、25管脚连对了?
2 g/ p5 x% L; k- B5 g* e, S3 g
这个地方是网络标号名称标错了

3

主题

42

帖子

903

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
903
11#
 楼主| 发表于 2013-6-17 12:40 | 只看该作者
R218短路现象一样,电源 AVDD目前板子上不好隔离,一样的电路在其他板卡(与PHY连接的FPGA型号不一样)上没有出现丢包的现象

3

主题

42

帖子

903

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
903
12#
 楼主| 发表于 2013-6-17 12:52 | 只看该作者
klend 发表于 2013-6-6 00:02
2 I' y1 h9 [- n) K8 h: z好像TX和RX要在发射端串33ohm的端接电阻,这个会影响丢包与否。还有就是晶振的ppm值过大有频偏的话也会影响 ...
& \$ P; o$ A% c0 Z
由于空间有限,33ohm串阻没有加,tx使用的是FPGA片内的串阻,RX端就没有,晶振测试更换过现象依旧。这个交换芯片在其他板卡上(cpu不同)没有出现该现象,问题应该是线路上不稳定,几块板卡丢包的程度不一样。

10

主题

176

帖子

1770

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1770
13#
发表于 2014-11-7 20:24 | 只看该作者
红色石头 发表于 2013-6-17 12:52
# R: y  y- }$ ]* n+ a) Z& a% G由于空间有限,33ohm串阻没有加,tx使用的是FPGA片内的串阻,RX端就没有,晶振测试更换过现象依旧。这个 ...

7 V( {% s! n2 [5 L6 _6 J兄弟,最后问题怎么解的?
5 M1 }" K$ f4 b( H5 j
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-15 19:33 , Processed in 0.084360 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表