16.6生成net 出错，请大侠看看原因，是否破解不完全》

xooo

1 d* h! x: B/ E4 d& ~2 Y6 K- ?8 h& q#464 ERROR(ORCAP-36022): Pin number missing from Pin "1" of Package L0402 , L1405: M9871_MAINBOARD_P1_0012, E DIGITAL AP (12.70, 4.60). All pins should be numbered.
#465 ERROR(ORCAP-36022): Pin number missing from Pin "2" of Package L0402 , L1405: M9871_MAINBOARD_P1_0012, E DIGITAL AP (12.70, 4.60). All pins should be numbered.
#466 INFO(ORCAP-36107):  PCB Editor does not s
upport Dots(.), Forward Slash(/) and White space in footprint names. The supported characters include Alphabets, Numerics, Underscore(_) and Hyphen(-).

" v$ Y- r3 R: a5 E1 ~. D  E' A- P#467 ERROR(ORCAP-36018): Aborting Netlisting... Please correct the above errors and retry.

! k4 l9 t9 t& AExiting... "D:\cadence\SPB_16.6\tools\capture\pstswp.exe" -pst -d "E:\ALLEGRO\WORK\DSN\MTKDVB\MTKDVB.DSN" -n "E:\ALLEGRO\WORK\DSN\MTKDVB\allegro" -c "d:\Cadence\SPB_16.6\tools/capture/allegro.cfg" -v 3   -l 31 -s "" -j "PCB Footprint" -hpath "HPathForCollision"
INFO(ORCAP-32005): *** Done ***

xooo

即使用自带的sample生成net也是报错。。

xooo

win7 64位系统。。

jacklee_47pn

#464 ERROR(ORCAP-36022): Pin number missing from Pin "1" of Package L0402 , L1405: M9871_MAINBOARD_P1_0012, E DIGITAL AP (12.70, 4.60). All pins should be numbered.
2 e* X$ t3 T1 r$ q1 U4 ^& J$ g#464 ERROR(ORCAP-36022)IN遺失踪引脚“1”的包装L0402，L1405：M9871_MAINBOARD_P1_0012，E DIGITAL AP（12.70，4.60）。所有的引脚编号。
7 ?& P  s' w" t/ T0 o! o" @.
.
.
  A  L1 v; N, K' X#466 INFO(ORCAP-36107):  PCB Editor does not support Dots(.), Forward Slash(/) and White space in footprint names.
#466 INFO(ORCAP-36107):  PCB 编辑器不支持点（.），正斜杠（/）和空白字符，在引脚的名字上。
.
( J# p" v( }# j6 V# i7 N% J+ R.
6 Q. o1 U* R  G* C. [# |* C1 H.

5 j8 N8 q8 X0 `, Z' A- e是不是你的元件的引脚命名有問題？好好檢查一下。

xooo

是管脚number没有定义，我就奇怪，16.6自带的demo原理图也会不定义pin number？

jacklee_47pn

你是看哪個自帶的DEMO原理圖 ? 我也來試試，看看會不會發生問題。

xooo

这个路径下面的demo   X :\cadence\SPB_16.6\tools\capture\samples

阿科GL

最近也遇到了两次导网表出错的问题，尼玛检查了N次，都没检查出问题，
开始觉得可能是软件的问题，换了电脑换了软件版本都不行，
最后实在没办法了，试着把图拷到一个新建的原理图，竟然搞定了。