请教几个FPGA的问题....请大家进来看看

xiaoyunvsmm

第一：FPGA有复位引脚（RST）么？需要连接复位信号么？
第二：FPGA连接DDR2，要接到DQ信号上还是DQS信号上？还是说随便接IO就可以？
6 d1 b8 @8 n  y$ O( H; _附上Cyclone IV引脚说明一份，请大家指导我一下...
PCG-01008.pdf (172.89 KB, 下载次数: 28)

2013-1-11 09:10 上传

点击文件名下载附件
下载积分: 威望 -5

# z0 n0 S% G7 q4 j也请和我一样不明白的朋友帮我顶起~~~

popcup512j

1.FPGA本身没有复位引脚，但内部系统需要复位引脚，因此需要内部设计时将复位引脚分配到FPGA的外部引脚上。
2.DDR2是不能随便接的，DQ和DQS都需要，是成组出现的。8位或16位DQ需要一个DQS。（数据线）

xin_515

楼上仁兄解释1不敢苟同

xiaoyunvsmm

popcup512j 发表于 2013-1-11 09:21
  {$ M8 d! W$ t4 X# K, q1 j1.FPGA本身没有复位引脚，但内部系统需要复位引脚，因此需要内部设计时将复位引脚分配到FPGA的外部引脚上。 ...

1、按照你的说法就是复位引脚没有专用的，自己指定就可以对吧？
6 c; Y* {( p5 O& C/ J) {( j' M2、DQ和DQS不能随便连接IO，要连接到专用的DQ、DQS功能引脚上对么？

xiaoyunvsmm

xin_515 发表于 2013-1-11 09:24
楼上仁兄解释1不敢苟同

* s, K: U6 d) M: t. h那请问你有什么不同的看法么？麻烦把你的想法也说出来供大家参考学习一下可以么

popcup512j

有看了看资料，我回答的第一点确实有些问题。
想要FPGA本身重新加载的话需要控制DEV_CLRn引脚。
因为长期用altera的官方配置电路，这部分没有深入研究。
所以想当然回答了。

popcup512j

xiaoyunvsmm 发表于 2013-1-11 09:54
1、按照你的说法就是复位引脚没有专用的，自己指定就可以对吧？
5 O& ~/ w" K/ F" `) j2、DQ和DQS不能随便连接IO，要连接到专用 ...

如果说，不是重新加载FPGA硬件功能的话只要分配一个引脚就可以。
如果复位的同时还要加载FPGA的硬件，那就需要控制配置部分电路，DEV_CLRn这个引脚。
DQ和DQS确实不能顺便接。最好还是能有project编译一下，看看能不能满足时序。

xiaoyunvsmm

popcup512j 发表于 2013-1-11 10:02
如果说，不是重新加载FPGA硬件功能的话只要分配一个引脚就可以。
如果复位的同时还要加载FPGA的硬件， ...

3 [" C5 b6 L  T- W对了，我还想问问，DDR2的地址信号不用接在DQ专用引脚上对吧？呵呵，谢谢~~

popcup512j

  T3 d( K+ p; }" y

xiaoyunvsmm 发表于 2013-1-11 10:14
对了，我还想问问，DDR2的地址信号不用接在DQ专用引脚上对吧？呵呵，谢谢~~

5 B6 R: p  g. m& v4 G9 D
那个是没有这种特殊的要求的。但是不要和数据引脚太远，尽量在一个bank内。最好做个project仿真一下，满足时序要求不。
# N; D" j. n. U; p- o) R2 ?你可以到altera官方网站上下个开发板的包，里面有原理图和PCB版图。
你可以参考一下。

xiaoyunvsmm

popcup512j 发表于 2013-1-11 10:22
8 `2 G) ^7 A2 ~( u6 n那个是没有这种特殊的要求的。但是不要和数据引脚太远，尽量在一个bank内。最好做个project仿真一下，满 ...

+ q: @! [4 {$ [! k好的。小弟刚涉及这一块...不懂的太多~~

popcup512j

那一定要仔细看看你一开始上传的那个文档。
# R; c6 X  Q6 ~. o; A另外，去altera下个开发板的资料包看看，会有很大的帮助。

819535006

复位应该没什么要求，接到复位就好。
1 W/ J& o1 f( C, p8 f! S) W. HDQS要接到GC或者CC比较好，DQ一组线尽量接同一组IO，做到timing的匹配