Allegro导入网表出问题

xidgli

Pin numbers do not match between symbol and component. Run dev_check on device file for more information
: |! m0 u* x$ h/ R1 j  f, `6 }这是导入网表时出的信息，是引脚数目不匹配。我就是不知道用什么方法检查，望大家指点下，谢谢！

香雪海

可以运行一下规则检查如下图箭头所示

网上邻居

dsn中的零件pin number和allegro中的零件pin numebr不对应造成的

kley

pcb里面 做封装环境下可以查看封装的PIN脚数 display\Status
9 f6 z' ]+ l' pdsn 里面 也进入封装编辑环境里可以查看封装属性 即可查看出封装的PIN脚数
1 m2 b: L# y$ Z& z6 l% n
0 u0 I& M5 ^8 B; G; M3 Q$ d对于密的BGA封装很有帮助！

xidgli

kley 发表于 2012-11-9 11:24
' |5 z9 z) O/ F5 k( k& opcb里面 做封装环境下可以查看封装的PIN脚数 display\Status
dsn 里面 也进入封装编辑环境里可以查看封装属 ...

, \4 Q' O( T* i! d# ]受教，多谢了！

iaiping

做part与package时细心一些就好了，不该花费心思的事儿。。。。