shg_zhou 发表于 2012-7-23 14:34 & J; r# A. r" E/ k. i' ~+ h菜单logic-net logic,点击之后,你可以看到一个提示,让你修改 environment中的参数 logic_edit_enabled 。 ...
* T, z" I, R. N1 R. {+ N) l* a谢谢,还真搞出来了。和PADS里的功能一样。" x( J7 y. N8 O0 i ~# \ `6 w
还想请教。在Design compare里对比两个PCB的差异时,如何像PADS那样生成一个报表??; _! m6 C$ g- S
谢谢!!!!!!!!!