PADS LOGIC的检查问题？

zhyan1988 · 发表于 2012-6-11 09:48

您需要登录才可以下载或查看，没有帐号？注册

x

PADS LOGIC画完原理图后能不能像LAYOUT那样检查错误？如果有怎样操作呢？

hurry0603037 · 发表于 2012-6-11 09:53

貌似好像木有啊？

zhyan1988 · 发表于 2012-6-11 10:00

hurry0603037 发表于 2012-6-11 09:53 ! l& I9 j- T) j$ E
貌似好像木有啊？

那你是怎样检查原理图的？

ismyangel · 发表于 2012-6-11 10:47

生成网络表，或者直接导进PCB

zhyan1988 · 发表于 2012-6-11 14:03

ismyangel 发表于 2012-6-11 10:47
* y4 l$ {) I: V1 ~6 V+ d c* N1 Q生成网络表，或者直接导进PCB

大哥，这是意思？
导入PCB如果是错了怎样查呢？

szsunliqian · 发表于 2012-6-11 15:01

zhyan1988 发表于 2012-6-11 14:03
P: [ U/ u6 H0 w: V0 S$ |大哥，这是意思？
U$ y3 W0 ?6 T1 D; y0 @ d* Q导入PCB如果是错了怎样查呢？

其实，logic是由这个功能的。你直接导网表或者导到PCB时，他会有一个文件显示你的原理图信息，如果你的原理图存在问题，都会在里面提示出来。比如单网络连接的net或是元件等等--

minchaobo · 发表于 2012-6-11 17:13

楼上正解

风风点点 · 发表于 2012-6-11 17:18

logic 中低级的错误，软件已不允许你做。其它的错误在传到pads 中会有提示。如6楼所述

		自动登录	找回密码
密码			注册

推荐内容 /1