allegro 怎样让FPGA的PCB的效率高起来？

endysmie

从去年九月份开始用Cadence，到现在画了几个板子，习惯了以前的designer,在pcb中的随意性，想怎么改网标就怎么改
/ z; ^  R  T) S+ d) Y而allegro中就有点那么的费力了，特别是在做FPGA的时候，特别麻烦和费时。。。。。也试过在在库中添加属性，在allegro中用SPIN的功能。。。。。但是还是很麻烦
; l7 ?6 D* X( J. k' x" j5 r刚在论坛上看到有达人介绍了一种FPGA System Planner(FSP)的，但是是16.5版本的
大家有么有用的是16.3  能比较很好的解决这个问题的？