原理图中自己做元件封装如何移动pin name

dirkyu

如图，vcc和gnd完全重叠在一起了，
+ u( |7 b+ [# V# T

jacklee_47pn

ORCAD 不允許移動 pin name ，所以只好將元件畫的更大一些，使其 pin name  不要重疊。
另一方法是不要顯示 Pin name  ，只要顯示 Pin number，因為 Logic Gate 的 Pin 通常是很固定的。

碧落

嗯，是的，一般电源地可以隐藏

dirkyu

jacklee_47pn 发表于 2012-1-13 00:12
ORCAD 不允許移動 pin name ，所以只好將元件畫的更大一些，使其 pin name  不要重疊。
: U. v, ~2 H. D# s- s另一方法是不要顯示 ...

谢谢，评分给你了。
再请问一个，元件画大的话，电路图元件多一些的话，可能版面就不够了啊。真的没别的办法了吗？

jacklee_47pn

版面就不够， 就放大版面 ，除非你有制式規定，只能用某尺寸規格。請看圖片。
: B, z7 v. i) @# e; @: M
) J% `& k3 \. k" ?" ^! Y8 h" D5 O另外分開成數頁方式去畫電路圖，也是可的，沒有人規定只能一頁就要畫完吧!

dirkyu

jacklee_47pn 发表于 2012-1-13 12:21
9 y+ j. K+ L5 b. }* r版面就不够， 就放大版面 ，除非你有制式規定，只能用某尺寸規格。請看圖片。
7 Z# `. {% ]9 j- h+ {: o2 I
, Z7 w* V: l0 P6 e  c' |2 x2 @另外分開成數頁方式去畫電 ...

谢谢，明白了。