allegro可以增加网表中没有的元件，最后又不能比较网表，如何保证正确呢？

matice

布线过程中，allegro可以随时添加网表中没有的元器件。
2 e! U# w' y! C+ j% \- f这个就会造成网表的变化，它又不提供比较网表的功能
/ N( l! z3 F$ ?0 M6 l* K1 g
那么最后怎么去保证网表的正确呢？

dingtianlidi

导网表时会在当前的文件夹下产生一个nein报告，你可以用记事本打开查看哦

jxnfhyz

不建议在PCB内改，从CIS里面改好在导到PCB内，以便同步...

matice

原帖由 dingtianlidi 于 2008-6-20 13:37 发表
导网表时会在当前的文件夹下产生一个nein报告，你可以用记事本打开查看哦

1 y2 ?; H4 F7 b: `& c2 ?7 @一个一个元件去查看？

dingtianlidi

3 R0 `" ]4 K" S: w8 O6 w如果有改动会在里面显示的

matice

原帖由 dingtianlidi 于 2008-6-20 14:12 发表
; ]+ \& S, k  q" V0 F5 c8252
5 C! s4 \% H3 E: a7 }3 M! k如果有改动会在里面显示的

) J! Q) n7 S" X& j; j
为了产生这个文件，需要进行一次导入网表操作吧，这样它就会把原来的板图给同步了吧。

/ u/ D! F1 y8 ?我查了一下我的工作当前目录下，没有这个文件，倒是有个eco.txt文件。