package内部长度如何带入设计

guyun236

各位大侠，我现在做一个ddr2的布线，cpu上给出了详细的各信号在芯片内部的长度，请问我如何才能把这个长度带入EC的等长设计规则中，小弟菜鸟一个，请高手赐教！！！

deargds

Import > Pin delay  但须注意文件格式

guyun236

谢谢2楼，但是文件格式是什么样的，能不能发上来一个学习学习！
3 r$ j; J, D& {9 I非常感谢

deargds

PIN DELAY
8 _' |, F9 P7 P" AREFDES     CPU1
1 o+ \* K6 p' \) j& oDEVICE     CPU_DIP
7 `  H2 ?$ F& K4 }1 b C21,200 MIL
. \* d% }% v  w3 W  C22,145 MIL
  C23,220 MIL

4 k- T* u3 S! W以上为CPU1这颗零件的PIN DELAY信息，下面分别为每PIN的BALL LENGTH，你可以使用EXCEL进行编辑，然后存为.CSV文件。

zhutou250

我还是不怎么明白，版主能不能弄个范例上来。一直很想弄这个

guyun236

能不能上传个范本呀，这些东西如果格式错了，也就不起作用了，请版主给个范本吧，让兄弟们少走点弯路，
2 D, y% w) F7 X! U& B' h/ T谢谢了！

deargds

说一下这个格式我是如何获得的，授之于鱼，不如授之于渔。
$ ]# M* f2 e. ]( z7 V手动给几个BGA的PIN分别设置不同的Pin Delay 属性，随便试几个就可以了，然后Export -> Pin Delay 就可以了，打开看下是什么格式就知道了，导出的时候会让选择分隔方式，选CSV就可以了。

cadence_allegro

Original posted by deargds at 2008-6-17 14:51
$ G6 H, K- g2 r$ _说一下这个格式我是如何获得的，授之于鱼，不如授之于渔。
  P! v/ z4 m+ O/ N# B* b# X4 ]1 ]手动给几个BGA的PIN分别设置不同的Pin Delay 属性，随便试几个就可以了，然后Export -> Pin Delay 就可以了，打开看下是什么格式就知道了，导出的时候 ...

- k( t1 Z8 e8 i5 p* W
/ ?$ O+ [: R/ [% y% R
要一个一个去设置吗？
有没有更快捷的方法呢？
' V6 P" n, P  }; M* eTKS

cadence_allegro

新手请教，设置了Pin Delay 有什么好处啊？方便做等长么？如果是该如何操作呢？
/ U! C% ^5 R' |5 K谢谢

hunanwuxi

顶一下，谢谢！

rjc

谢谢分享~~~