DDR_I布线

yufangh

原理图说明:

* U1 y) C0 A' T" P7 z* a0 |7 g
8 n/ Q7 T- n0 L上图DDR_I电路中需要注意到信号线有CLK+/-,DQS0/1等.
$ `  S" l  c. O5 W

: x: m( n/ V$ b7 k/ \  Q& k  b% SPCB图说明:

: s, ]7 W; m3 \0 A) X+ h/ j1: 13位地址线与16位数据线的宽度走6MIL就可以,每根线的间距为9MIL.
5 `0 r1 c# G- B# A' k2:时钟走线宽度12MIL,两边包地处理,尽可能多打过孔.时钟线一定不要有过孔.
3QS0/1线的线宽12MIL,两边包地处理,尽可能多打过孔一定不要打过孔.
3 k* v# ~, j. H# s' `4DR芯片的高频电容要靠近相应的供电脚放置,连线宽度>=12MIL.其供电线宽度>=30MIL.单元供电LDO靠近DDR芯片放置.
5:REF电路需要靠近芯片的引脚放置,线宽>=12MIL.
6:整个DDR单元电路与外界需要用地线隔离.


/ g$ \& Y, n; e

CFG

回复 yufangh 的帖子

甘渣：别来无样呀！

yufangh

回复 CFG 的帖子
' ^5 v& ^1 l2 s0 m# h, |+ u8 n
& v1 M, J0 k% `2 O& O1 c/ d陈总，你这错别字。。。。

peiqiangqiang

还是可以的

huangzj

和DDR_2的有什么实质性的区别呢？只是没看到你做等长而已。请教了

yufangh

回复 huangzj 的帖子
; t7 ^4 Y6 }) T1 n0 M
# e- q( ?, X! s  g" ^! `1 f8 B- c5 L等长看芯片规格书了，这颗不需要等长，原则上等长是最好的。
# @5 D: n( q  d9 V, u4 {# I% L

huangzj

呵呵，谢啦

kingscool

干嘛不弄个PDF文档，把教程整理成一份就好了，方便我们学习啊

famed

学习啊,都是画高速的高手呀.