找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 5273|回复: 17
打印 上一主题 下一主题

[仿真讨论] 光互连的进展

  [复制链接]

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
跳转到指定楼层
1#
发表于 2011-8-1 12:52 | 只看该作者 |只看大图 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
为通信网络的进步做出贡献的“光布线及光路”开始在基板中采用。随着电信号方式的高速传输接近极限,光布线及光路作为亟需的替代技术引起关注。索尼在个人电脑上配备英特尔的光接口“Light Peak”,将于2011年夏季在欧洲投放市场。而且,该接口还将从2012年起在高密度封装要求较高的高性能服务器及手机等产品上得到全面采用。之后,光路的制造成本将大幅下降,光布线有望应用到所有产品上。另外,微处理器的全局布线等也显示出了采用光布线的可能性。而这些趋势的原动力就源于在单芯片上混载光路与电路的硅光子技术的进步。 6 y, i- [7 E/ O- B: O1 I+ h3 R: ]

2 U4 C  n" I# `& v' @) Z1 L
  光布线及光路在各种产品的基板上得到全面采用的时期已近在眼前。目前已有部分产品开始采用(图1)。 8 _, v+ \2 K# o" M) r1 d/ N( y5 F

' _5 B# h( h, Y( o
图1:向普及进发的光配线及光路5 K6 G$ J- f( b" N4 _
2007年底光电混载的收发器IC在全球首次投产,2010年被东京工业大学的超级计算机“TSUBAME2.0”等采用。2012年有望应用于智能电话、电视机及通信路由器,2017年前后有望应用于超级计算机的处理器等。
! I3 U8 H# F4 Z3 Z

1 M6 ^4 y. U! w$ q% P, u  X  比如,东京工业大学于2010年夏季构筑、并在2010年秋季的“TOP500”排名中位列世界第四的超级计算机“TSUBAME2.0”就是其中之一。在这台超级计算机中,单元间进行连接即互联的7000条光布线收发器采用了以硅光子技术在单芯片上集成光路和电子电路的IC。 5 n# M) I% q4 W3 y! G

& u  H: Q- W" ]2 c  而且,个人电脑及电视机等家电产品对光布线的配备也已开始。打头阵的是索尼。该公司在个人电脑“VAIO Z”系列中采用了“Light Peak”,将于2011年7月底在欧洲投放市场。Light Peak是英特尔近几年开发的光传输接口。
5 x" G* R3 r" }
/ D$ L( U, m( \5 J9 J  此外,在手机及智能电话等身边的终端中,内部使用光布线的产品也有望在2012年亮相。
' V+ e7 R/ y6 M- a# D: T: ^  {* Z1 M7 e9 H
电布线越来越接近极限
. ~% d% q( |! x0 x, O9 ?: t

  J. d& \2 y+ ~! _7 q/ X, z5 M, U1 Z9 E$ Y0 p, _7 i, w
布线方式从电布线转变为光布线的可能性不断提高,其原因在于,从耗电、设计自由度、电磁噪声(EMI)及布线空间等方面来看,电布线已越来越接近极限(图2)。也就是说,能够以电布线技术实现的产品内所需数据传输容量已接近极限,结果多种问题日益加重。 ! q4 Q. `" i1 n/ a* r

: F; a  M) g: s + _6 U4 |. ~0 u$ ?
图2:电布线的课题和光布线的优缺点: X" c; S! s( @! Z
电布线的课题大多可通过光布线来解决。不过,光布线存在成本高的问题。
/ H% D+ \0 H9 t' x* _5 k/ V( W

) v0 C4 ^! Q2 a  d  电布线的极限是指,提高传输速度时,耗电量会急剧增加,传输距离变得非常短。“以前尽管电布线存在课题,但通过技术开发都能设法突破。然而,传输速度超过20Gbit/秒的话就会面临极限,即便采取对策,成本也会大幅上升。之所以需要采用光布线,其背景就在于此”。(日立制作所中央研究所电子研究中心主管研究员辻伸二)。
, X0 g/ N$ J) a* S9 `; }& r( x' o' ?) q( C% B" v" M  Z8 y* }+ ^
耗电剧增成发展阻碍
# A2 h0 y2 E) [/ Y
5 @* D3 x; r  W3 L/ l& y  实际上,有几项用途已处于没有光布线及光路的话今后就无望进一步发展的状态。其中,最具代表性例子的就是超级计算机。
; w$ \; O0 _3 U+ F
4 }$ [3 U5 X( ^( j" {/ D  在2011年6月公布的超级计算机“TOP500”排名中,日本理化学研究所的超级计算机“京”以超过8P(P:1015)FLOPS*的运算速度,使日本时隔7年再次位居世界第一。到2011年秋季,京的运算性能极有可能会达到10P。不过,在全球激烈竞争下,“预计2015年将出现100P级、2018年将出现1000P(Exa)级的超级计算机”(东京工业大学学术国际信息中心教授松冈聪)。
- f9 u. Z9 e) z9 L# C: m6 E# _0 M
*FLOPS(floating point number operationsper second)=1秒内可执行的浮点运算次数的单位。
4 f9 r' @) Y! t& H; `

: L2 f2 Q8 t' ]5 h; q  运算速度达到Exa级水平的话,“即便是芯片间的短布线也不能再使用原来的Cu布线了,这时就不可避免地要采用将芯片的输入输出全部改换成光信号的技术”(松冈)。随着耗电进一步加剧,如果在已有电布线技术的延长线上制造Exa级超级计算机的话,耗电量就会达到1GW左右,这相当于一座典型核电站的发电量(图3)。
3 q  [( ^5 Y% L8 ?* Q
, t! }3 a8 r5 m3 H+ ?& S
图3:在超级计算机及通信网中,耗电量剧增成为首当其冲的课题( Z  k: {, `+ t
超级计算机向高速化发展的话,2017年前后的“Exa级”系统在运用时就有可能需要1GW的电力(a)。而通信网络的数据量照目前的势头扩大下去的话,2020年其耗电量就会用光目前日本的全部发电能力(b)。为了避免这些情况,只能全面导入光布线及光路等,使耗电量大幅下降。本图由《日经电子》根据采访内容制成。
0 L( z/ Z$ g; g+ Z; O

4 |" o% P+ }! k, Z+ m8 y' [: B  要想解决这一课题,“必须进行某种技术革新。目前正在研究与芯片间的输入输出有关的手段,比如变更DRAM架构以及采用基于硅光子的光传输,等等”(英特尔架构事业部首席技术官兼中央架构与规划部门总经理庞思立(Stephen S. Pawlowski))。光布线的优点在于,与电布线不同,即使提高传输速度,传输线路上的损失也几乎不会增加。
# Q% w2 p4 N* x$ W
9 U9 m6 U. C8 h$ ~; r5 N通信网络的耗电量也在加剧
' l8 j& ?+ E- r6 s, O2 s2 s" {3 O  z

7 U; j$ C% g2 z7 N! ~  S& C+ r
1 T+ H& w+ h1 [! i在超级计算机之外也存在耗电量将成为大问题的用途。这就是通信网络。虽然其大部分已在使用光通信,但在实施IP数据包路径控制的路由器内部却进行着“光电或电光间的转换”以及“利用电信号进行IP数据包处理”。
9 s) R" v5 ?- ~0 u( W* z. `2 Z* R6 W; j3 s, @  L+ i# x
  据NTT微系统集成研究所介绍,日本通信网络的路由器耗电量目前占日本总耗电量的约1%。而且“还在以5年增长10倍的速度不断增加”(NTT微系统集成研究所网络装置集成研究部纳米硅技术研究小组特别研究员山田浩治)。照此速度发展下去的话,5年后就会达到日本总耗电量的10%,10年后就会达到100%,届时日本全部的电力都将被通信网耗尽。 5 R, o/ x' G$ w) |# |# x* s5 p

0 r; F  @  J  W5 W8 |  作为解决对策,绝招就是采用光路。“将路由器内部的处理全部转换为光处理的话,单位bit的耗电量就会降至1/100以下”(山田)。
: r. F+ z; P: r' X0 [9 r% T3 |% q' k5 |6 H1 A. s
在封装内配备光收发元件 - i1 ]4 y! L# [
5 V  ^7 E0 q/ {. c% d, _
  除了超级计算机及通信网络之外,光布线及光路也开始在基板上配备。比如,高速服务器的背板等使用的FPGA就是典型案例。 ) C; L5 V& p! A# Z$ |
( w6 z" ^2 Q$ ?1 O' a/ K9 g% X" C" O
  在这一用途中,芯片间及基板间的数据传输速度已接近100Gbit/秒,如果是普通FR4基板的话,甚至连基板内的布线都会变得很困难(图4)。
4 v& V5 z3 r7 P & W4 z) k* V" N$ [5 @) n2 E) ~
图4:在基板间及芯片间布线方面,光布线也很有利
  g9 w# u' c9 z4 ^5 ZLSI的工作频率,尤其是芯片间的工作频率今后将会急剧上升,到2018年前后将达到以电布线难以实现的50GHz(a)。而另一方面,光布线技术会迅速向低耗电化及低延迟化推进,即使是数mm的矩距离也将比电布线变得更有利(b)。这样一来,就会为服务器的基板内、基板间以及FPGA的输入输出端子等顺利做好采用光布线的准备(c)。本图根据ITRS 2007、PETRA、NEC的资料制成。

# u7 T' {+ V; i# ~$ d& o4 q, N1 {/ Y6 }1 ~; s
  而光布线技术不同,收发部的耗电量等近几年在大幅下降。以布线的性能指标“功率延迟积”比较的话,有利于光布线的传输距离的极限从数年前的约10cm迅速缩短到了数mm。这意味着,即使在芯片间布线乃至芯片上的全局布线,光配线也变得更为有利。
) R! V4 ?/ ?+ V( ^& C( P) P8 {& o- p8 D; h3 m! |8 k
  美国阿尔特拉(Altera)是首家抓组这一趋势的FPGA厂商。该公司计划2012年供应通过在封装内配备两组光收发模块用光输入输出数据的FPGA产品。将利用光接口实现目前已成为芯片间实际传输极限的28Gbit/秒的数据传输速度。 / u( w1 N( h: I. j/ M% n8 H( a5 g  D# _

6 \# q: L; m3 E# y5 b, }智能电话也将在基板中采用光布线
4 e8 L( X4 j  d  e

7 }6 T, J; J( P
5 J3 V7 ?4 N. p光布线及光路的采用在更贴近身边的电子产品中也得到推进。这些产品就是智能电话等便携终端及电视机等家电。“在智能电话的模块厂商中,有厂商将从2012年春季前后开始供应采用我们光布线的产品”(德国Silicon Line公司日本区域经理多田敏宏)。 ; g5 }( M- b7 Z9 Y( G6 Q

8 I  L0 H  E$ v) k  原因之一也是基板上的数据传输速度急剧提高(图5)。不过,目前智能电话等便携终端的数据传输速度为6Gbit/秒左右,与信号的电传输极限尚无直接联系。但重要的是,“高密度封装化的便携终端随着向高速化发展,连接液晶面板与机身的同轴细线的体积不断增加,EMI也在增大,这些问题日趋严峻”(多田)。而将电布线改为光布线,便可解决这些问题。 0 F) @5 f" [( ~" R, ~3 u8 }6 w
( V# Q/ A1 B( [; O; A8 T( Z" n
图5:在智能电话、游戏机及电视机领域,在机壳内或基板上采用光布线的时期也已为时不远
2 t* I" T. o* K智能电话等便携终端内部的数据传输速度急剧提高,到2011年将达到6Gbit/秒左右(a)。在这一背景下,厂商对光布线的关注度日益提高(b)。英特尔将在2011年内将“Light Peak”投入产品中(c)。
- X- q1 G+ K3 m* Z: n

+ ^- C" q2 F2 g7 h" F# _  英特尔推进的Light Peak也设想用细光纤以10G~100Gbit/秒的传输速度将电视与硬盘录像机以及其他家电连接起来。(未完待续,记者:野泽 哲生) 8 o" |5 L0 r% y. T0 q+ a) I, k" m

! D( o# J2 s) @1 g! B1 o7 z2 I
( B7 S0 T# V& p# N
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持!1 反对!反对!

4

主题

41

帖子

216

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
216
18#
发表于 2013-5-13 19:09 | 只看该作者
科技发展真快,压力山大

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
17#
 楼主| 发表于 2013-5-13 14:01 | 只看该作者
本帖最后由 stupid 于 2013-5-13 14:08 编辑 ) ~0 E8 B" R' L! z" w

0 L) X5 Q; N0 J% e" |, f原本不发光的材料发光了 : ~/ X; `. B: ?. ~. W6 y

& K+ s: p+ u# o! b, D1 }       硅光子剩下的最大课题就是发光元件。此前开发的光收发器的发光元件都无法与硅和CMOS兼容,因此要粘贴采用化合物半导体的发光元件。实现与CMOS兼容的发光元件可以说是硅光子技术的“夙愿”。
# \& m* G# N7 k; s, E/ ?  g- I3 E- s$ r' t$ u
       现在,这个课题也在不断取得突破。此前,由于硅和锗属于能带结构为间接迁移型*的半导体,因此一直被认为基本不发光。但在最近一两年,这个“常识”被打破,已经能够看到利用锗和硅实现发光元件的希望(图8)。 ( g# Q( i, [! \5 w8 l) \

4 G) ]& K1 d9 l
+ r$ z8 M8 _5 \4 w, h, x6 Z4 O * d1 v( `8 Y- {6 }$ ^
图8:CMOS兼容的光源终于要成为现实
8 D& |; M% L4 o4 U: ?本图为可利用最近开发的CMOS兼容技术制作的发光元件。MIT通过注入电流成功使Ge-on-Si元件实现了激光振荡(a)。日立制作所和东京大学荒川研究室也通过电流注入技术成功使Ge-on-Si元件实现了发光(b)。另外,东京大学大津研究室成功使pin型硅元件实现了高效率发光(c)。实现了多种波长的发光。(图(b)由PECST制作,(c)由东京大学大津研究室拍摄); j7 n8 s* `5 e
" F2 e9 Z" l0 E+ n, R2 w
*间接迁移型=根据波数和电子能量分析半导体的能带结构时,价带中能量最大的波数与导带中能量最小的波数各不相同。波数是与动量有关的物理量,因此即使想把导带的电子迁移到价带中,一般来说,不符合动量守恒定律就无法迁移,也就是说无法发光。能发光的能带结构被称为直接迁移型。

( G$ `, k4 T3 j: ]$ h& z* D
( k+ E8 A0 l* `* m       打破这个常识的研究单位之一就是美国麻省理工学院(MIT)。MIT于2010年通过光激发使锗发光,2012年通过注入电流,成功使锗实现了激光振荡。
: v5 K6 u$ @" ?6 y" S* J! r
! @  y9 \% P5 _* N       成功的秘诀是对锗进行高浓度n型掺杂,将其能带结构变成直接迁移型。目前的掺杂浓度为4×1019个/cm3,对于半导体来说非常高。在有关锗的研究中,与MIT有交流的东京大学的和田自信地表示,“还差一步,如果能达到1020个/cm3以上的掺杂,就能实现与化合物半导体相当的发光增益。硅光子全部能利用(硅和锗等)IV族材料实现”。 2 @  S5 V/ I& j/ n0 O
3 @2 W- \. \, d7 @
       日立制作所和东京大学荒川研究室也实现了锗发光。日立制作所到2年前为止一直在进行通过量子效果使硅发光的研究,之后开始研究锗。同样是利用高浓度的n型掺杂锗,在此基础上通过SiN对锗施加应变,并已确认这种方法可以提高发光强度。5 D* d  m% |! \6 M& [4 M$ f* F' f: J2 J
. H! D; \* U2 c6 _
硅发光取得进展 ! s" L2 [; l& H* w8 i

& F0 C- Q9 e0 f" }  I( {       另外,还出现了使硅光子的主角——硅自身发光的例子。东京大学研究生院工学系研究科教授、纳米光子研究中心中心长大津元一的研发小组2011年发现硅可以发光。
1 P1 d; J* C% n* s1 N& J  R; R/ u1 R# H* B
       据介绍,为硅通电,然后边照射电磁波边进行p型掺杂的话,就会开始受激发射。已确认利用该材料制作的硅LED能够发光注5)。 ( {3 c+ j1 T0 Y3 \

2 u1 x) g: n5 R5 E7 n8 E注5) 发光波长为1.1~1.5μm,能在大带宽内发光。 7 N) I- @7 G! }3 C+ t
8 {) t3 g" ~) o. p3 L& `1 a
       通过不断优化元件,目前红外光硅LED的外部量子效率超过了10%(图9)。作为才开发2年的发光效率,即使与目前最新型白色LED的30%左右相比,也已经算十分高了。虽然效率还比较低,但已制作出通过红外光激光振荡的元件,以及可通过红色光、绿色光、蓝色光等发光的硅LED。大津表示,计划使可用于硅光子的红外激光2015年达到10%的效率。
) `0 p) \' d+ k4 f: z& B6 @( b5 R* y9 h, P. e* z

# \$ d; e  h. V+ I  p7 G) q! ]* o   h5 \) v2 n/ K( D
图9:实现与现有LED接近的发光效率% w; X" ?# g9 W  V2 i$ [
本图为东京大学大津研究室正在开发的硅LED和硅激光元件的发光效率提高情况。红外发光硅LED的外部发光效率超过了10%,正在靠近现有LED的约30%。(图由《日经电子》根据东京大学大津研究室的资料制作)
. A& k8 @6 p, m. Q
3 h( g& Z- W* H9 e* W3 |       通过这些技术开发,利用CMOS技术有望使半导体的任意位置成为光源。不仅是光传输,还能为显示器等带来巨大的影响。
. {' t  j' z/ A! J0 }) T, A/ z& c) k) k# e
能否打破1000个硅光子的集成壁垒 , K0 |. B* Z; s" u7 m

4 @5 L) s" f/ m* X' W' l1 j       硅光子要想进一步发展还存在两大课题。一是,使光元件和光收发器大幅实现小型化和低耗电量化的方法。另一个是,进一步实现大容量化的王牌——密集波分复用(DWDM)技术的利用。 ; [: D' x- s8 Q2 X

, |$ h; q7 ], q0 m+ C+ p7 Z       在PECST等的研究成果中,光收发器的集成度目前有望实现526个/cm2,在不久的将来还可能会实现1000个/cm2(图5)。但再往后,硅光子能否顺利增加集成度就不得而知了。NTT特性科学基础研究所、NTT纳米光子中心中心长纳富雅也表示,“硅光子的集成度存在1cm2约为1000个的壁垒”。
) }" J3 G: z, ^. ~3 K+ @- d* l* U$ g) q
       这种看法的理由是,构成光收发器的各元件的小型化已经到了极限。尺寸小于20μm见方的元件在硅光子中基本无法实现。因为再缩小元件尺寸的话,漏出的光会大幅增加,能量损失就会迅速增加。
+ I, P: d8 t+ W/ Z8 S$ v7 a1 i% u' y- i9 p5 k% n. F  D; W( W
瞄准芯片上的路径控制 : P9 v$ Q( O9 P1 a' ~- |1 e% _
  ^" q" P" @% B
       对于这个问题,最有效的解决方法是光密封效果高的光子晶体(PhC)技术。NTT利用化合物半导体制作出光子晶体,开发了多种主动光学元件(图10)。目标是超越光收发器,在芯片上实现采用光存储器等的主动路径控制及简单的信息处理等网络。
" P2 l4 ^* ?$ O% z" Y
- w% c7 S9 V( ~1 G
+ P$ E* w. A/ Z! c6 t8 ^, j $ n0 a/ y5 X- m9 Z  M
图10:利用化合物半导体光子结晶实现大规模光集成电路  s2 f7 [! Z* b' b+ |( b. G
本图为NTT特性科学基础研究所正在开发的、利用化合物半导体光子晶体的光传输技术群。与CMOS兼容技术相比,所占面积和耗电量均降低了2~3位数。光RAM等记录介质的开发也取得了成功。(摄影:NTT)
4 T- S. }4 E  B2 q$ k8 C! \, e5 b5 a; y; ~. ]
       作为其核心技术,目前已经开发出了激光振荡元件、光开关及光RAM等,每个元件的尺寸为5~15μm见方。这样便能以100万个/cm2的密度集成光元件。其中,光开关的耗电量非常小,只有660aJ/bit,与电信号相比,有望大幅降低耗电量。该公司就这些技术表示,“打算2025年前后实现能贴在微处理器上的智能光网络芯片”(纳富)。
+ M1 ^/ K) j. i: ?3 G4 @* V
# @8 f& \  S. F' `% a4 I       现在的光子晶体未采用硅基,因为很难采用硅基以高效率制作主动元件。不过,结合发光的锗和硅等技术的话,就有可能实现硅基光子晶体。
( |! Y. D; e$ c4 P" k8 c+ u' W8 A+ y% Q3 j5 c7 m/ E# `1 L
DWDM可能是最后的课题 : ~" t# ^; j6 r3 Q* X

- ^! ~  k: ?8 \( n0 u' U另一个课题是DWDM,以数十Tbps/cm2进行硅光子光传输可能需要DWDM。该技术早在15年前就已普遍用于长距离通信用设备等,但用于硅光子则非常难。其中一个原因是,各个光元件发出的光的波长以及通过波导的光的波长因温度变化存在巨大偏差(图11)。将长距离通信设备使用的温度控制功能用于硅光子技术的成本过高,不现实。
9 z/ X! i5 b# q, h4 W. `6 I5 T
' g1 h  P0 [" R+ q6 t " r/ |! a( \& B$ b4 x* s

: O6 x4 H$ E: |) o1 @: N# e; _* `图11:是采用波分复用(WDM)还是采用光多级调制
" k# _7 ~& P5 W# \波分复用(WDM)技术和光多级调制技术的优点和课题的比较。WDM的一大课题是耐温度变化性较弱,而光多级调制存在电路规模和元件成本增大的课题。
3 J* n+ m) V( M- w# z  w  X- P; R' n7 i$ S8 x
       因此,增加光传输容量的方法方面,与DWDM相比,近来更重视多级调制的光传输技术人员越来越多。
5 w6 ?5 e' p  C! T
  F2 S2 I: \1 s       但也有研究人员认为,“相对于电传输,利用DWDM是光传输的本质优势,必须要推进利用DWDM的研究开发”(东京大学的和田)。最近,MIT的研究人员还在开发使波导不依赖于温度的技术(图12)。
, I8 X9 ^: q" N
1 e# H8 @' V) ~0 V8 L; _       MIT将覆盖波导硅芯的“包覆”部的一部分换成了树脂。这样,波长对温度的依赖性基本就不存在了。& c' R- r0 q# d

2 `9 ~. n5 g% w1 _+ ~0 p
5 H" F" q5 o  D' ^ ) u) b* @4 s6 T- i$ s+ z8 w0 J
图12:还实现了折射率不依赖温度的硅波导. k) K3 `, s1 N( h- {" d
本图为MIT开发的折射率基本不依赖温度的光波导概要。随着温度的上升,硅的折射率会变大,而树脂的折射率会变小。因此,波导的有效折射率基本固定。(图由《日经电子》根据MIT的Vivek Raghunathan的资料制作)

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
16#
 楼主| 发表于 2013-5-13 13:23 | 只看该作者
本帖最后由 stupid 于 2013-5-13 14:10 编辑 % G# l- X9 l, r9 `

9 X6 u, T$ m8 v- U! ^6 a, {! W小型化也取得巨大进展
% M7 f7 w5 t% b' U# B
! W3 T4 y6 B% a1 z+ _4 Z       瞄准芯片间光传输的部件试制也已经展开。研究开发组织“光电子融合系统基础技术开发(PECST)”试制的光收发器IC注3)达到了目前世界最高的集成度和传输容量密度。PECST于2012年9月发布了可在1cm2的硅芯片上、集成526个数据传输速度为12.5Gbps的光收发器的技术注4),数据传输容量密度相当于约6.6Tbit/秒/cm2。主要用于负责LSI间大容量数据传输的光转接板(图4)。
1 Q  b. A' c6 G6 M2 |( R' c) O+ o$ `  I% s; s* y; H, f! [
  f4 t& ?- Y) c: Q! @

) n+ F8 Y/ T% T$ K# v图4:芯片间布线驶入“光的高速公路”
: m# K) R1 D4 v& A 本图为东京大学荒川研究室与PECST开发的LSI间数据传输用光转接板的概要。除了作为光源的激光元件外,都使用CMOS兼容技术集成到了SOI基板上。激光元件也可以利用普通的贴片机安装到芯片上。(摄影:右为PECST)
1 Z/ f  R9 N+ m6 X; I( S8 Z: U) M9 b
注3)PECST是以在2025年实现“片上数据中心”、即在硅芯片上实现数据中心功能为目标成立的研究开发组织。2010年3月开始研究工作。
& N7 u1 L* `- R1 g
5 Q- A5 g$ J4 c+ ]+ x注4) 该光收发器每组所占面积为0.19mm2。除激光元件外全部利用CMOS兼容技术实现。

! f, F* J  c4 @# Z! x5 ~/ u6 K( |# S' }% Q  g- y
这次发布具有划时代的意义,该技术解决了各元件的尺寸过大、难以实现短距离传输和高密度集成的原有课题。! c1 e6 b; P1 N

- `) |3 {8 W1 l; w  u       从PECST的试制品上,能看到在面积1cm2的芯片上集成多个光收发器IC的可能性。光收发器IC和构成元件的小型化几乎直接关系到低耗电量化。因为元件面积小的话,元件容量也小。通过推进元件尺寸的小型化,一举改善了光传输的耗电量和集成度这两项课题。
' V( {' g1 o) K- A( N9 x* O3 e9 c, `5 @
- b( Y1 U8 i$ ]6 ~7 ~/ `* @1 l

+ h6 @4 R, Q( d% C8 C+ h2 _+ H图5:即将实现10Tbit/秒/cm2的传输容量密度, B2 n1 m/ h% X2 i: X
本图为光传输用收发器的小型化以及伴随小型化的集成度提高情况。通过小型化提高集成度的话,传输容量密度也会提高。目前的最高传输容量密度为PECST实现的6.6Tbit/秒/cm2。PECST预计2013年上半年将实现10Tbit/秒/cm2。
0 l7 D- ]/ c2 W4 P: w. W9 ^: C5 y! X+ K0 O3 z4 [4 O
开发独特的核心技术群
( @3 d# E; A/ {/ M& F
7 @+ F& R2 `% A" C       PECST的光收发器的实现主要依靠四项核心技术(图6),分别为(1)作为光源的激光阵列元件、(2)连接光源与硅波导的光斑尺寸转换器(SSC)、(3)Mach-Zehnder型光调制器*、(4)锗光敏元件。8 S2 w0 r' k6 _2 x% w8 M
$ X" r" P  _8 p$ ^. V6 B" ]
' Z% Y+ ~4 t9 {- }' ]; D

) J* \9 c3 x2 I8 M图6:实现6.6Tbit/秒/cm2传输容量密度的核心要素" L  e+ u3 x7 q9 a0 p" i
本图为东京大学荒川研究室与PECST实现6.6Tbit/秒/cm2传输容量密度的技术要点。激光元件方面,开发出了大规模阵列化的技术;大幅降低了光斑尺寸转换器的损失;光调制器的尺寸缩小至原来的1/4;锗光敏元件也实现了2倍以上的高速化。(摄影:PECST). u4 w/ c: r# X% g" z  v
. r+ `/ h+ d/ L- N* |: R. }0 P
(1)激光阵列元件以约30μm的间距成功地配置了13通道的激光二极管(LD)。PECST称“目前已经制作出104通道的元件”。 ) z+ g* ~+ T, m) ^; F! b
3 w( {* V" W  k1 ~3 N$ z* A# _
       (2)SSC把以往的一条锥形波导改为三条波导构成,从而大幅降低了光耦合损失。而且,在硅上安装激光阵列元件时的位置对准精度也大幅放宽,为0.9μm。* h5 O$ G" v  e% F+ B0 ]- x

3 B# h5 R7 x$ \+ e3 M$ m; j解决了调制器的两个课题 0 u& l, _: N6 m! I; v% ]

" y4 h4 J) ?- S3 R4 C; n3 m$ v. m       对光收发器的小型化贡献最大的是(3)光调制器的开发。以前,Mach-Zehnder型光调制器为了补偿调制效率低的问题,需要较长的路径长度。原来长度为1cm以上,最近缩短到了1mm左右,而此次大幅缩短至250μm。这是通过将pin型二极管像梳子齿一样垂直配置在硅波导上,把调制效率提高到原来的4倍实现的。
' Q/ T: l" {1 o; |+ r4 @' S( s7 ?+ y2 W6 Q5 J
       PECST开发的光调制器通过改变硅波导和附近的载流子密度来改变折射率。此时的课题是如何兼顾波导中的光密封和在不妨碍光的范围内提高载流子密度的控制。此次的设计通过将载流子出入口设计成篦子齿那样细密,不让光从这里漏出,从而解决了这一个课题。 + v6 _- Z) E3 z6 w, F- T7 I2 \

  R7 V- }7 y: j3 N, x+ D/ z1 U       (4)锗光敏元件通过由原来的pin型构造改为元件容量小的MSM构造*,实现了2倍以上的高速动作。
/ a" N. a, m/ }+ r; q2 J) B  `  s4 s( Z) o& N
*MSM(金属-半导体-金属)构造是光电二极管(PD)的一种,半导体与两枚金属电极组合的构造。 . W2 `$ n" u( Y

  T* A- Q7 h: ?7 }2 @& G+ g       扩大传输容量密度方面,PECST也有了头绪。其主要研究人员——东京大学先端科学技术研究中心教授荒川泰彦2012年改进了光调制器的电极设计,将其所占面积进一步缩小到了原来的1/5以下。荒川教授表示,“将其用于光收发器IC集成的话,预计可实现10Tbit/秒/cm2的目标传输容量密度”。
$ [$ d5 u$ o  w) S: D. g" r) m/ K. s; Z
通过“慢光”缩小调制器尺寸 2 O8 J9 H# X$ {, n( M& _

9 B6 u7 G; o! s: }0 \) F' x       要想进一步改善PECST的成果,进一步缩小光调制器的尺寸并实现高速动作至关重要。这方面的研究也取得了进展(图7)。例如,PECST的研究人员之一——横滨国立大学工学研究院教授马场俊彦的研发小组通过CMOS兼容技术开发出了利用光子晶体(PhC)*技术实现10Gbit/秒动作的Mach-Zehnder型光调制器。由此,将光调制器的长度大幅缩短到了90μm。 ) S% V, S4 }: g9 V3 _/ i

0 z" W4 w1 H) r" m' g- `$ {5 c 1 ?2 h/ L; _% H; x* Q
$ h, S6 R4 d) o- a% R
图7:光调制器取得进一步的进步  G7 l8 g6 ]' S4 J# E: W
本图为日本的研究机构开发的新一代光调制器的概要。横滨国立大学的马场研究室利用光子晶体(PhC)将光速降至约1/10,由此在较短的元件长度下确保了较长的光的有效路径长度(a)。东京大学和田研究室通过组合使用锗调制器和MEMS,利用板簧的应力成功控制了锗的可调制波长(b)。(图(a)由PECST制作,(b)由东京大学和田研究室拍摄): r& M0 x$ d1 R/ w2 t! ?0 X4 H7 d

! C4 I) x: {- F, {*光子晶体(Photonic Crystal,PhC)=以人工方式在电磁波透过的材料中制作了大量尺寸与透过的电磁波波长基本相同的开孔的材料。用于光密封、路径控制、群速度控制等。半导体的原子排列规则,因此自由电子等载流子会产生价带、禁带(带隙)和导带。PhC用人工孔代替原子实现了与半导体相同的效果。最近,可实现半导体晶格振动(声子)效果的“声子晶体(Phononic Crystal)”也已问世。

9 {0 z2 Q0 h' q9 X
8 \: M7 \6 q: p$ M       PhC的特点是,光密封效果非常高,而且可大幅减慢光速(群速度)。慢光意味着PhC波导的有效折射率大,以短波导也能确保较长的有效路径长度,因此能实现调制器的小型化。
. m3 l# _1 L5 {1 l2 p' [/ U$ A8 q: g5 t, }- u/ B2 q, X! m5 h
       在PhC的开发中,有将光速减慢到约1/1000万的例子。不过,光速过慢的话,会出现带宽非常窄的课题。在马场教授的开发中,通过将光速减至约1/10,可在波长为1550nm附近的17nm带宽下使用,而且“对温度的依赖性也比较小,在100℃以上的温度变化下也能运行”。 ( W  u  D" ?: |2 F* i" W
8 O6 h5 s3 Q3 N
       据马场教授介绍,这种复杂构造的元件乍一看好像很难制造,但“可以通过180nm工艺CMOS技术中使用的248nm KrF步进器制造”。 + @# F8 M7 ?& L  d

2 C# p2 ]4 W$ f* M3 A导入MEMS技术
! [! d3 Y  b$ d
6 ?& a, ]2 O2 W/ h- x" @3 ~* a       有望缩小调制器尺寸的另一项技术是MEMS技术。东京大学研究生院工学系研究科教授和田一实的研发小组在采用锗(Ge)的电场吸收(EA)型调制器中采用了MEMS技术。由此,将调制器长度缩小至约30μm。其特点是可以使用无掺杂的锗,而且利用MEMS技术还能使用于调制的波长范围可变。 1 \3 A- ]* a( S/ @+ t' e* O

7 V5 Q) ]; i4 k) L       采用锗的EA型调制器和受光器一般通过对锗进行掺杂或施加应变来改变调制和受光波长,但无法实现波长的可变控制,而且掺杂后,存在与其他元件在制造工艺上兼容性降低的课题。

4

主题

141

帖子

2159

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2159
15#
发表于 2013-5-10 13:24 | 只看该作者
科技进展如此之快!压力山大啊!

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
14#
 楼主| 发表于 2013-5-10 10:59 | 只看该作者

硅光子技术普及——芯片间互连、小型化、发光技术取得重要进展

本帖最后由 stupid 于 2013-5-13 14:12 编辑
! M7 G3 r. {3 b7 q5 m
1 p8 P) \9 h. g5 T# b  a0 H. H【日经BP社报道】关于在硅晶圆上实现光传输的“硅光子”技术,其实用化和研发的推进速度都超过了预期。其中,日本的进展尤其显著。日本在高密度集成技术和调制器等的小型化方面世界领先,在CMOS兼容发光技术和光子结晶的开发方面的成果也震撼全球。硅光子技术的应用范围有望从目前的主要用途——电路板间的数据传输扩大到芯片间和芯片内的传输。预计这方面的应用将在2020年前后实现实用化。 + L2 N* O4 Z6 A1 c

+ ]9 H0 x6 P% S# |       “硅光子”已经进入全面普及阶段。利用该技术,各种光传输元件的大部分都可以通过CMOS技术集成到硅芯片上注1)。 ; u6 y, O$ n- ]7 P, o! O1 j

4 x) I% E# m. h6 @" E5 z注1)目前只有光源还需利用化合物半导体激光元件。
5 n2 j. p6 F" r( r7 b- I- m6 K" n+ ^$ [9 G. o
       硅光子技术目前的主要用途是嵌在有源光缆(Active Optical Cable,AOC)*中的光收发器IC(图1)。AOC在超级计算机、数据中心以及通信运营商的传输装置领域的应用迅速扩大,是用于板卡和设备高速连接的光缆。
2 c% V" ~2 z7 M3 ?1 W# n" O* f+ a  _" I

$ {$ B% ?8 f9 P- \, V4 s( j0 M+ d" Y* L; ]. R( Z5 Y# e' y  [- n
图1:光传输的应用范围将从板卡间扩大到芯片间,再到芯片内
0 O! s4 Q* O2 j0 h本图为最近和不久的将来的光传输导入领域。名为AOC(有源光缆)的服务器板卡间通信技术大部分都是利用硅光子技术的光传输。预计今后芯片间传输、CPU内核间以及CPU内核内的全局布线等也将利用光传输。(摄影:(a)为美高森美公司(原卓联半导体),(b)为Luxtera公司,(c)为阿尔特拉)! z! J/ I& N2 ^! E5 \' O) i

2 V, Q: M# g8 a# ?. Z*AOC(Active Optical Cable)=带光收发器模块的光缆。由于耐久性和可靠性高,在2008年前后,这种光缆在高性能计算机市场上的需求开始扩大。调查公司Global Information发布的数据显示,2011年AOC的全球销量为30.5万根,销售额为7000万美元。该公司预测,2016年的销量将达到78.6万根,销售额将扩大到1.75亿美元。
- ]- u( n7 t6 p6 ?' [* g3 a+ j9 |6 a# Z8 A) Z# Q% u
       硅光子之所以能在AOC用光收发器领域取得这样的成绩,是因为可以通过量产大幅降低成本,这与采用CMOS技术的半导体产品一样。而以前的AOC采用的是基于化合物半导体的分立元件,价格较高。 3 G8 d* M, D3 k2 D' N# ], q9 m# g
6 o* [, j: N6 e" W
以风险公司为中心的市场将发生变化 ! b7 [9 ?1 x# Q3 F
# q2 n2 V% b- ]
       开拓该用途的是美国加州理工学院成立的风险企业Luxtera,以及同为风险企业的Kotura公司。2008年前后开始量产的Luxtera于2012年2月宣布,“已售出100万个单位通道传输容量为10Gbit/秒的光IC”。Kotura也于2013年2月宣布,“光IC的销量较上年翻了一番、相当于6万通道/月”。从这些出货量数据来看,这两家公司的产品占了AOC市场的相当大一部分注2)。 4 O0 h7 r6 M  b% K

/ D3 {1 E) E- ?( i& Y. z% a注2) Luxtera与飞思卡尔半导体和意法半导体开展合作,Kotura与甲骨文等企业在技术开发和制造方面开展合作。 ! P8 f  U3 n# O# I

& ~: \9 U& O) P  r* v       不过,该市场将迎来巨大的变化。因为思科系统和英特尔等企业相继涉足该市场。在今后将形成市场的100Gbit/秒传输容量的AOC中,预计硅光子将掌握主导权。 , X( d2 {7 m4 i, n

) s1 c2 x# `( i( W3 w" y5 b2 o9 g       思科的动作非常迅速。该公司2012年2月斥资2.71亿美元收购了风险企业Lightwire,同年10月发布了基于硅光子技术的、支持100Gbit/秒的光收发器规格“Cisco CPAK”,2013年3月发布了安装有该规格光收发器模块的传输装置。 9 C% r; G+ k* c2 o: T

8 i( |- J/ I) j! k' ]) H       英特尔也于2013年1月发布了采用硅光子技术的AOC,该产品支持脸书主导的数据中心行业标准“Open Compute Project”。
' r" ]9 [- _+ t2 ^: h
$ \% `$ }4 B3 d9 X$ j+ X" z! l芯片间光传输大势所趋
- v/ ?4 s0 K9 y& d3 |$ Q; ]6 a- Q/ I5 f1 g5 `' o$ k
       预计硅光子市场今后还将日益扩大。肩负AOC“未来”的市场已经初现端倪。AOC主要用于“电路板间”的大容量数据传输,而今后,电路板上的微处理器之间以及微处理器与存储器之间等“芯片间”用途将实用化。IBM和英特尔现在正在推进开发,目标是将其用于2020年前后的超级计算机和服务器。 * O9 H3 F# X' ~. ]% h2 f

/ U* Y" W: @; R! R" t: } 9 n+ c( d# x9 T7 I( z9 e
& O* j: Y; ]4 x. J) I
图2:光传输和电传输的低耗电量化以1cm为分界
( _$ [6 ~! o7 B7 S如果传输距离在1cm以上,目前的光传输技术的耗电量小于电传输。光传输的耗电量主要是光收发器的电光转换以及光电转换消耗的。最近大幅减小了光收发器的尺寸,因此耗电量也减小了。       
, d2 Z4 h  o4 [( d! e( u: L, i2 G; p# W; _" G+ p( {# V
光传输的应用始于长距离通信,之后其用途扩大到了短距离通信,取代了电传输。在这一点上,采用硅光子的光传输也是一样。预计将来微处理器内部的“CPU内核间”的数据传输也必须要利用硅光子技术。
# O' F% w# f7 _
2 O/ c" a; \  g+ {) s6 v1 ~       最近,硅光子技术在芯片间的应用有了眉目,这主要是因为,利用硅光子制作的光收发器的耗电量降低了。一般来说,电传输是距离越短,所需的电力越少,而光传输即使距离缩短,电力也不会降低太多。因此,二者以耗电量相同的传输距离为分界点区分使用。最近,利用硅光子的光传输和电传输在传输距离为1cm时的耗电量基本相同,因此,在比以前短很多的距离间也有望利用光传输(图2)。
' l% F% b2 N8 x' C0 l3 H! u4 k7 {" R& q0 o+ |% Y
       比如,2013年3月IBM利用硅光子技术开发出了耗电量为1pJ/bit的光收发器IC。预计电传输的最低耗电量在传输距离为1cm时约为150fJ(0.15pJ)/bit(图3)1)。虽然还有好几倍的差距,但如果只限于光传输的各项功能,耗电量比IBM的试制品小2、3位数的技术也已开发出来。
! j9 |. E$ w. |% `# E, f$ R7 u
8 P# v2 G  [7 |
3 j  j2 ]! B6 P, Z/ y 2 W6 O- _6 Q2 w$ I4 j1 U
图3:在不远的将来,微处理器内核间的传输必然要采用光传输( g% R8 U7 @. w% T% C
本图为微处理器的CPU内核间传输等的电传输技术和光传输技术的耗电量。今后的高性能微处理器光凭电传输将无法实现耗电量的要求条件。而在距离为1cm的传输中,光传输的耗电量与电传输基本相同。还出现了各部件的耗电量比电气方式大幅降低的例子。(摄影:IBM) 9 G( u" m- y8 o' p$ d$ C1 [4 [6 Z# f
* L3 x& M) ?% i% _6 F) v
       在用途方面对硅光子光传输的期待也越来越高。随着以提高微处理器速度为目的的多核化和众核化的推进,必须要大幅增加内存带宽和CPU内核间的数据传输容量。但多核化会导致CPU内核间的传输距离增长。而且,传输容量必须扩大到与内核内的全局布线相当的程度。对电传输而言,条件越来越苛刻。而对于正处于发展期的硅光子光传输,今后其耗电量还需要大幅降低。
; f! b2 l! f" k0 D3 U3 u: L

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
13#
 楼主| 发表于 2012-5-26 08:56 | 只看该作者

40G 互连,光和电成本相当

索尼于2012年4月公布了新型设备内光布线模块的详细情况。新型光布线模块配备在了索尼的专业摄像机“F65”,以及连接在F65上使用的录像机“SR-R4”中。该模块的最大数据传输速度为40Gbit/秒,可用于4K×2K影像的非压缩传输(图1)注1)。该公司曾在2011年8月上市的笔记本电脑“VAIO Z”中采用了最大数据传输速度为10Gbit/秒的光布线技术,此次是首次用于40Gbit/秒的布线。估计索尼将以此次采用为契机,积极在其他产品群中引进光布线模块。
# p6 J) I6 ]  W; B( z
) x8 m+ U  X. c" r注1)这是能够以非压缩格式传输10bit彩色、120帧/秒4K×2K影像(29.9Gbit/秒)的水平。 : g& C3 t1 ?* W; \6 V3 e- K& I+ X
! I; u; ]0 i- g8 j. H  Q
无需聚光镜和反射镜 7 j/ f7 C+ r5 f

9 O$ j0 [: U9 a  40Gbit/秒的光布线模块是索尼独自开发的产品 注2)。为了能够配备在F65和SR-R4中,“将光布线模块的成本降至与利用电布线基本相同的程度”(索尼的开发负责人)。与采用电布线相比,一般设备内光布线更适于提高数据通信速度、抑制来自传输通道的电磁辐射噪声,但引进成本较高。原因是要求安装光收发元件、对齐光纤的光轴以及提高连接器连接时的位置精度等。
. o9 i2 ^1 i% A( K9 ?, I# f! r
9 ?0 m3 F- p. J4 _注2)光学封装的基础研究得到了日本风险企业尖端光子(Advanced Photonics)的协助。
1 H( a5 |0 K9 Z9 {% o/ s
5 c. `: t0 |$ g; J; T" |& o2 F; t

. f, J7 Z' q: L5 k2 R- N) ~1 B: @" T. r0 {% }" k3 E
图1:量产40Gbit/秒的光布线模块
2 f& {. I' J# L  Q# T  n索尼已开始量产最大数据传输速度为40Gbit/秒的光布线模块(a)。包括“CXN2006”、“CXN2007”和“CXN2300”三款产品。光源采用振荡波长为850nm的VCSEL(b)。(图由本刊根据索尼的资料制作)4 ~0 C2 N- c% |3 n! s9 o
  因此,索尼省去了光收发元件与光纤结合部分使用的聚光镜和反射镜(图2)。省去聚光镜和反射镜可以削减部件成本,另外由于光轴对齐变得更为简单,因此还削减了制造成本 注3)。 ; k3 p' O" j- y- z  x8 I# E; ?

5 R5 }# M" r* M5 a% b( s9 g$ V
9 l* h7 a& h1 h" v  }3 G
* r. k9 J2 b# D; h) s图2:在不使用聚光镜的情况下对齐光轴2 ]. {$ v* i2 ?* ^5 M. _+ E: P' R
为削减成本,索尼在没有使用聚光镜的情况下使光纤与光收发元件的光轴对齐。在硅转接板上以倒装芯片方式封装光收发元件,在该硅转接板上设置导孔,插入光纤后固定住,从而对齐光轴。(图由本刊根据索尼的资料制作)! e/ y' H) F8 j7 e7 h, M! p2 N
注3)无需聚光镜和反射镜有助于实现模块部分的小型化
0 z; q, y- L- K# r" R! r. Y  _+ {1 V, O' I3 U- f2 A
' h" ^5 d3 b/ x/ }' u0 ^
在模块内采用聚光镜和反射镜是为了使发光元件发出的光入射到光纤中,或使通过光纤发出的光入射到光敏元件中。因此,索尼取代聚光镜和反射镜采用硅转接板,从而使光耦合部的光轴对齐。此次将光收发元件与光纤光轴的偏差抑制在了±10μm以下(图3)。 9 ?5 B3 }( F& N4 \4 A3 d; m: d
$ c9 i+ e0 m  e  A
$ N3 r2 M$ O+ U( I% @6 S$ x
) r" u/ t; |+ P8 U+ J+ ]; j
图3:光耦合损失降至约-1dB以下5 r- b, g' o' R. ~2 F6 s' i
为了在不使用聚光镜的情况下,使VCSEL发出的光顺利入射到光纤中,索尼提高了位置精度。比如,如果光纤与VCSEL的距离在50μm以下,而且VCSEL面方向的位置偏差在±10μm以下的话,光耦合损失可降至约-1dB以下。(图由本刊根据索尼的资料制作)
1 B% l3 P- V9 [- H8 s  为了提高光纤的位置精度,索尼在硅转接板上设置导孔,然后将光纤插入其中并固定住。而发光元件VCSEL(面发光激光器)和光敏元件(PD)则分别采用倒装芯片封装,以使发光部和受光部对准导孔位置。
  Z0 y& ~( p0 Q6 }" A2 o" Z6 f$ J" \( k$ @7 j, ?
  导孔的位置精度和光收发元件的安装精度均不到±5μm。由此将光轴偏差抑制在了±10μm以下。
: X4 Z7 Z' f% W$ E- h8 }+ S) t* j5 j7 U/ U
  为了简化光耦合部,索尼还改进了电布线部分的高频设计。原因是与利用聚光镜和反射镜的传统构造相比,省去聚光镜和反射镜后传输通道的寄生电容、寄生电阻和寄生电感会增大。具体发生位置是VCSEL与驱动VCSEL的驱动IC之间的传输通道,以及PD与连接PD后段的放大器元件之间的传输通道。
- r* o8 C* `6 k/ j8 R: I3 G
' r4 H/ _( O. @4 N  如果是传统构造的话,一般情况下VCSEL和驱动IC、PD和放大器元件分别通过引线键合连接。而此次则经由模块基板的玻璃环氧树脂和硅转接板连接,由此寄生电容较大。虽然没有公布详细情况,不过可以确定索尼通过应用仿真技术等克服了上述课题。
, j  {3 s1 q6 k, w+ u% c' m! h
% [7 t' G  Z8 c3 r6 S" a) m改进连接器

; F/ X# [' _! W# b7 F: O* j7 q( T2 R
7 o0 H* a& P/ w+ J  q. ^% s  不仅是模块部分,连接F65与SR-R4的连接器也采取了改进措施以提高光耦合效率。该连接器采用将配备光纤等的光连接器与普通“D-sub”连接器融为一体。然而,D-sub连接器向光纤输入输出光时的位置精度较低。因此,光连接器接合面的外侧和内侧分别配备了位置固定用端子(图1(a))。通过外侧端子将位置偏差抑制在±20μm以内,通过内侧端子将位置偏差抑制在±几μm以内。
0 S8 P0 Q  f: k+ O6 r; ~- y6 G6 M& M* G' ^8 y$ x1 [
  另外,连接器部分的光纤也实施了改进,以提高光耦合效率。对端面进行倾斜加工后,可以抑制光纤端面的光反射。由此提高了光耦合效率。

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
12#
 楼主| 发表于 2012-3-10 21:54 | 只看该作者

Reflex 展示8.6T 的光互连背板

SUNNYVALE, Calif.--(BUSINESS WIRE)--Reflex Photonics today announced that it will be exhibiting an optical backplane technology at the Optical Fiber Communication Conference/National Fiber Optics Engineers Conference (OFC/NFOEC) in Los Angeles, California from March 6 - 8th, 2012. Conference attendees are invited to visit Reflex Photonics Booth #2631 during the event to see its latest technology offerings.2 b; j) d: e. z

' m. i; }5 j4 m$ m' eThe optical backplane demonstrator uses Reflex LightABLE optical engine technology to implement 864 point-to-point optical fiber links that can provide for more than 8.6-Tbps in a single chassis. The optical fabric has 6 layers of 12x12 fully connected broadcast meshes, giving more than 720-Gbps of bandwidth per line card into the optical backplane and over 60-Gbps of direct bandwidth between any 2 cards at the same time – with ZERO latency.6 ]- T) G( O6 \9 }$ G) [
% M: T8 t  Q5 G  o" B$ v4 n! q
The overall backplane architecture uses a distributed switching architecture where there are no central switch-cards, and all cards act as a portion of the whole switch. An architecture such as this can be used in conjunction with an existing electrical backplane to increase the total backplane throughput.
0 ]$ n/ A7 x, o/ H
* u0 d, m9 o7 p" N0 ~, @0 L“The optical backplane can be retro-fitted to most standard electrical chassis, and it is easy to install and maintain, based on standard parts and design principles,” explains David Rolston, CTO. “This demonstrator rivals the performance of all existing standard electrical chassis, but is simple and can target applications from telecom/datacom installations to warehouse automation and production line communications.”4 p1 v1 H+ i/ z7 j' d6 F

0 H' W4 V! {" i+ s7 Z  GSecondary features of the optical backplane chassis are its immunity to EMI, the low total power consumption (less than 8.6 pJ/bit using Reflex LightABLE modules), and that over 10 chassis can be cascaded together, without line-cards, due to the use of standard VSR multimode interoperability given the nature of the chassis’ optical fabric and front-panel optical connectors.
3 v2 T& P# u: W! T
6 C: b# R6 f  D  n8 g6 j& ~Reflex Photonics will showcase a variety of other high speed, parallel channel, optical data communications solutions including:
1 @* g: |! e$ D
% q" u2 z3 U/ G9 w' ?4 A) ^• QSFP Transceiver – The 4-channel QSFP transceiver provides bi-directional electrical-to-optical / optical-to-electrical connectivity of over 300 meters using a parallel channel, multimode optical fiber cable at 40 Gbps. This 300m reach is more than 3x the distance required by the IEEE standard which will enable very large data center applications at low cost. Each independent channel is capable of 10 Gbps for an aggregate bandwidth of 40 Gbps. The QSFP offers an extremely compact and lightweight solution for 40GASE-SR4 40 Gbps Ethernet, OTU3, QDR InfiniBand™ and proprietary backplane interconnections.
( a( e' Y% r, |; |2 z( \# m5 H. E: Y4 F# T4 Z0 I
• CFP Transceivers – The CFP Transceiver provides bi-directional electrical-to-optical / optical-to-electrical connectivity over distances of over 300 meters using a parallel channel, multimode optical fiber cable with an aggregate data rate of up to 112 Gbps. The Reflex CFP is designed for compliance to the CFP multi-source agreement and to the IEEE 802.3ba 100GBASE-SR10 standard for data communications. The Reflex SR-10 CFP offers a standards based low-cost / low-power alternative to single-mode solutions.
' {2 J0 L! D4 ^: Y, L3 p" F$ J; r- K) S4 K5 |6 e$ l5 f' I  I- j1 W
• 120 Gbps LightABLE™ – This technology allows engineers to add high-speed parallel optical connectivity to almost any PCB design. The tiny low-profile LightABLE optical engines are easily integrated into a PCB layout and industry standard MT-terminated ribbon fibers attach to the optical engines, carrying high-speed optical data (up to 10 Gbps per fiber) from a few cm to 100 m. A few Gbps to over 1 Tbps of optical connectivity can be directly delivered to an ASIC or FPGA; bypassing the need for optical modules.
0 k$ V4 g" c" M4 V! s1 P  Z, I" {0 Q1 u
Light on Board® - Reflex Photonics’ Light on Board technology provides optically enabled BGA packaging solution for high-bandwidth short reach optical interconnections. Light on Board is an extreme high density, high-speed, optical interconnect solution that offers superior performance at low cost.2 o. S) ^2 K6 w

! e8 u+ B/ U, |. h1 Q 5 C# j* X' T% E) |5 ?4 G4 {) N
2 l7 {, I7 `5 T0 j+ z
The Reflex 10G surface-mount LightABLE™ optical engine features:* |1 h9 c& n, S" c# i: j
12 transmit or receive channels per engine
; ~) U. q+ D1 {% xIndustry standard MT-terminated parallel fiber connector1 j: k; Q, e) i8 G4 G
10 Gbps per channel% @, w# Z* E9 j2 H9 C; d5 |8 a* N* y; E5 V
Surface mountable 1.27 mm pitch BGA compatible with standard reflow processes0 _, M$ q5 s' Q5 [, |6 w
Self-contained (no other components are required to operate)& b) A1 r) G4 I! x) K9 h. T' J
850nm wavelength; transmission distances of 100m on OM3 multi-mode fiber! g0 F- d: k& V* H
Pre-aligned
$ O/ X& c2 x& [1 FRoHS compliant5 N" O9 c1 ]7 K8 P1 Z7 }4 R
I2C communication interface

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
11#
 楼主| 发表于 2012-3-10 21:41 | 只看该作者

IBM 展示1Tbps 的并行光收发器

Holey optochip breaks the 1-Tbit/s barrier
3 h- M( L* ?! F; B! _" g; zPeter Clarke! a" R3 R/ X% v2 F4 w) G1 U% p/ T
3/8/2012 11:33 AM EST
% E" T+ [4 P6 R+ N5 K+ ]) _4 H* v( Z- f/ G: U0 H5 C
LONDON – Engineers from IBM Corp. have developed a prototype parallel optical transceiver that can transfer data at a rate of one terabit per second. The optical chipset is due to be reported at the Optical Fiber Communication Conference taking place in Los Angeles, Calif.  {2 u& `; Z8 |. L5 V9 O1 ]2 ?0 V  y
& c- y7 ^1 j1 a* M: x7 V4 e
The IBM engineers have drilled 48 holes through the back of a standard 90-nm CMOS chip to allow access for 24 receiver and 24 transmitter channels. The transceiver IC includes 24 industry-standard vertical cavity surface emitting lasers tuned to operate at a wavelength of 850-nm and 24 photodiodes that are flip-chip attached to the optochip. The optical vias are drilled as a post processing step on completed CMOS wafers. The holey optochips are designed for direct coupling to a 48-channel multimode fiber array through a microlens optical system that can be assembled with conventional packaging tools.   R3 H; M! ?+ `4 H$ E
1 s  k9 B/ |+ K/ n/ ^+ Q
4 J2 M1 v/ x* u- G

! T# Q$ ^5 X0 g" ^  I( a$ BPhotomicrograph of the back of the IBM holey optochip with lasers and photodectors visible through substrate holes.  
  J1 W# O# [' R8 s! mThe transceiver consumes less than five watts making the bit transmission energy efficiency among the best ever reported, IBM said.
9 ^* q# T! c! {& g* L9 p  s: Q9 c7 C8 T; W$ \$ A( C1 Y; k
Parallel optics is a fiber technology that is primarily targeted at short-reach, high data rate communications of less than 150 meters. The technology is expected to find use in cloud computing next-generation data centers ) J8 ]( ?/ ]$ V  `: g

" r2 H) c, \2 v5 j"Reaching the one trillion bit per second mark with the holey optochip marks IBM's latest milestone to develop chip-scale transceivers that can handle the volume of traffic in the era of big data," said IBM Researcher Clint Schow, in a statement. "We aim to improve on the technology for commercialization in the next decade with the collaboration of manufacturing partners," he added.
0 [% D* Y' R8 ?/ S( A; |( I7 k. q$ k

) s; o7 k# _% ], o' c/ n- t* ^: Q# e, e( F& t) B5 h" ^; O
Photomicrograph of IBM holey optochip die measuring 5.2 mm by 5.8 mm

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
10#
 楼主| 发表于 2012-3-10 21:38 | 只看该作者

Altera展示业界第一片具备光口的FPGA

本帖最后由 stupid 于 2012-3-10 21:39 编辑
8 r  E! u9 ~* |. {+ U" a, }" J0 E6 P9 I7 v
Changing how bandwidth-intensive applications can be designed and built, the folks at Altera have announced the world's first demonstration of the company's Optical FPGA technology.
0 G. |/ S, ]8 ~5 K& i" O5 f. O6 I3 H( k( a$ j0 }/ C% Z! l
Developed in conjunction with Avago Technologies, the demonstration shows how Altera's optically interconnected programmable devices can significantly increase interconnect bandwidth while reducing overall system complexity, power, and price. The technology demonstration is one in a series of recent innovations delivered by Altera, including the industry's first OpenCL program for FPGAs and 28-Gbps transceiver technology delivering the industry's highest data rates with superior signal integrity. Altera has been showing select customers the demonstration over the last quarter and will showcase it at the Optical Fibre Communication Conference and Exposition (OFC) being held at the Los Angeles Convention Center from March 6 to 8, 2012, in booth 2825.! }' K8 ]3 f( f- T$ `
5 K4 d; _9 H' H: O" C
As data rates approach 100-Gbps and beyond, significantly more bandwidth is required for next-generation applications in the computer and storage, communication infrastructure, and broadcast markets. By integrating programmable devices and optical transceivers within a single package, Altera's Optical FPGA technology can break through the reach, power, port density, cost, and circuit board complexity limitations of copper-based and conventional optical solutions.9 M1 Q' b0 r* I% N) `/ ]7 V# Z

  W$ U' P4 O# Z7 S"The Optical FPGA technology demonstration underscores Altera's commitment to develop innovations that address major industry challenges and ultimately, enable new innovations," said Bradley Howe, vice president of IC Engineering at Altera. "As data rate demands continue to rapidly increase, engineers need to look beyond copper and traditional optical solutions in order to meet the performance, cost, and power demands of next-generation video, cloud computing, and 3D gaming applications."& z* I' p; C$ Z9 O

; c* R7 _: i1 z1 D
7 ]  D- _) M, c3 U0 |
' C+ C* C( i5 J& BThe demonstration shows Altera's Optical FPGA technology on a test board derived from the company's Stratix IV FPGA 100G development kit, integrated with Avago Technologies' 12-Channel MicroPOD optical modules. By integrating high-speed optical transceivers onto the package that holds the FPGA, the electrical signal path from the I/O pad of the chip to the input of the optical transceiver has been reduced to a fraction of an inch. This shorter path reduces signal degradation and jitter, improving signal integrity and reducing data errors caused by parasitic elements in the signal path. Such integration can also help engineers reduce their overall board development and engineering costs.8 Z; u1 y3 P0 B5 Q& g, b
* i; E( v  {: Y% G! w* H$ @3 Y6 K

  l; D( o* F* R9 j; D! C9 D3 z
" F* s5 _3 Z& L. M$ C" KIn a loopback configuration, the demonstration shows 100GbE traffic of assorted packet sizes sent and received using the chip's internal traffic generator. The data path is sent back and forth through the FPGA transceivers and optical modules to achieve a bit error rate (BER) of 10^-12 or less. The short routing distance keeps signal integrity high and the emitted electromagnetic interference very low. Digital diagnostics monitoring (DDM), such as module case temperature and laser bias current, is also shown detecting potential issues and preventing link loss. This is especially critical for data center applications where link downtimes can equate to millions of dollars in lost revenue. Finally, the demonstration shows the optical FPGA's unique heat-sinking capability, which ensures the optics stay within the standard 0°C to 70°C temperature range. % S" t1 Y! E4 ?" K; J
- g/ N* T$ Y1 E! U
"As the world leader in Data Center optics, Avago worked with Altera to combine our proven MicroPOD optical modules with their Stratix FPGAs, taking the concept of embedded parallel optics to the next level of integration," said Philip Gadd, vice president and general manager of the Fiber Optics Product Division at Avago. "This will allow FPGA users to utilize the high bandwidth and compact size advantages of parallel optical interfaces that are currently used in data centers."- M2 E- o/ H' p, t( p) |0 N% E/ }
- B/ S9 Z* ^/ g1 l1 l5 G
Click Here for more information on Altera's optical developments,including an upcoming video and white paper., l; j& m) i" _0 ?

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
9#
 楼主| 发表于 2012-2-28 13:18 | 只看该作者

Terabyte 背板之路

HP R&D chief shows road to terabyte backplane2 u$ D! i, e* U% \( {4 ?1 o# g, b
Rick Merritt* Z9 K; g( P, p$ s6 J1 |" [

% F# ?5 ?& |+ _3 h; C7 @8 n2/1/2012 4:40 PM EST
$ x0 k* ?) ?- H- [9 L, d7 }* _# I& }6 J- z
SANTA CLARA, Calif. – The long term future belongs to optical interconnects, low power processors and new kinds of memory architectures, said Prith Banerjee, director of HP Labs in a DesignCon keynote here.
4 c2 {3 o* |( L
* K5 m; p3 z/ RBanerjee described the path to a terabyte/second optical bus as one step toward its vision of future systems architectures. Engineers need to embrace the new technologies to deal with the coming flood of digital data, he said.
& o( @* ~1 o  S$ U8 D+ b/ m8 H  K5 m  Y" }: }
“By 2020 your end customer will be living in a world where people access 50 zettabytes of data from 30 billion cellphones and 1.3 trillion sensors--and all that data will have to be analyzed by computer architectures you have to design,” he told a packed audience here.; E& H5 M; O' J# P7 R+ J4 m' Q1 r
" n( [* n9 ~- f
Long term, HP envisions exascale computers powered by vast arrays of smartphone-class processors. They will use board- and chip-level optical interconnects and huge pools of HP’s memristor non-volatile memories, he said.  _1 |, ]# G" g/ `( d2 ?8 J

* Y; T/ _+ R. EAs a step in that direction, Banerjee described a 30 GByte/s optical backplane it created as a tech demo for its ProCruve 9200 switch. The backplane was built from a hollow metal waveguide bundling 12 10 Gbyte/s optical channels, costing as little as $10.
: ]2 b$ ?: K7 G) i& u. S5 S# [9 V  o. k( L
“One of the keys was the use of MEMS to do phase reflectance of the light depending on the number of taps,” Banerjee said.
. L* I6 I7 v. D* Z3 W( W
* R- X" L' p& F5 iHe sketched out multiple techniques including using more parallel lanes with more wavelengths to deliver a terabyte/second optical backplane. “You cannot do that with copper, and that’s the disruption,” he said.( i. `5 ~7 |' v/ |' f! N$ N0 O8 F

3 ~- b8 n8 @+ r2 m) CBanerjee also discussed longer term projects in areas such as silicon photonics and free-space optics that hold the promise of chip-level interfaces and photonic processing.
/ L) r% i+ |; T2 H8 a
# w  z. ^' U1 W3 kIn a short Q&A with EE Times after the keynote, Banerjee confirmed HP’s new chief executive Meg Whitman is increasing the HP Labs budget this year. The group expects to announce in March a handful of new projects the increase will fund, focusing on integrated systems for vertical markets.
4 \& T& ?7 y3 I0 I- }5 d4 h" B4 ^+ l; F& \
Banerjee now reports directly to Whitman rather than to retired CTO Shane Robison, another sign of HP Labs growing clout in the organization. Banerjee joined HP in 2007 as head of HP Labs and vice president of R&D.; l6 e7 p7 w$ V
- R+ P2 e' o& d/ w  u: g
HP is on track with partner Hynix to deliver the first commercial versions of its memristor components. They hold the promise of DRAM-like read/write performance in non-volatile storage.
1 a3 J3 E. M3 s+ Q  w
# s7 {5 w! s! t/ n, k“The work partnering with Hynix is going very, very well and the tech milestones are all on target,” he said.

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
8#
 楼主| 发表于 2012-2-28 11:57 | 只看该作者

未来是光的

本帖最后由 stupid 于 2012-2-28 13:13 编辑
% B, i% x5 I, q6 S& S
2 f( y+ o0 a6 w0 h/ eDay 3 DesignCon keynote: The future is optics
$ I. x6 _4 N4 u( ACarolyn Mathas
, D/ j! U' v- @3 Z+ E- X1/25/2012 10:44 AM EST
$ S6 T* B3 ?2 ~3 J# v- F) tDesignCon keynoter Prith Banerjee will draw upon his vast experience as director of HP Labs and SVP of research in a talk that will breathe life to the complex realities of handling information within just the next few years. Given 30 billion cellphones, one trillion sensors, large-scale enterprise data warehouses, and social networks will be generating data; in fact, 50 trillion bytes of it every year, today’s server designs will not be suitable to handle the load.
9 }: r! i* l4 E; z& j1 _3 ]/ I 5 d$ Z- [  |9 n% F" ~' |0 @
“HP today has the largest market share of servers.  However, when you look at 50 zetabytes of data, and architectures that will be used 5-10 years from now, it’s a whole new world out there,” said Banerjee. “One of the key areas of research at HP Labs  is an intelligent infrastructure, and that is the focus of this keynote. Although photonic light has been used by the telecom industry for the past 30 years, optics have not yet been used within computers for several reasons.”
" N/ C: S0 T8 L9 h
( z3 i0 F- v& [Banerjee noted that HP Labs is actively researching how photonic interconnects will move into the realm of computers. In the immediate shorter term, the focus is on the backplanes of servers and the sensor switches with photonic interconnects. In the medium term it’s on optics to connect up chips on the board, and in the really long term using optics to connect multiple cores within an electronic chip.- t7 x/ B1 n* m$ Y6 e5 ?4 W) a

/ r4 }( f: x3 W, f7 E9 R  r# j: XBanerjee will delve into the realities of integrating optics into silicon, and relate what designers are in for as real capabilities begin to develop. Comparing the huge learning curves of moving from NMOS to CMOS technology, or the move from small-scale semiconductors to medium and large-scale semis, Banerjee will relate what he sees as the scale of issues engineers will face. As a former professor and academic, Banerjee’s knowledge and passion comes through in the telling as he muses about exciting near and long-term opportunities.# [' x) @8 h" S+ z: C+ H
* a* _2 {: [) d  k2 s% m9 }
The future is going to be optics and when optoelectronics becomes mainstream, designers will need to know about the physics, electrical engineering relating to optics, and photonic interconnects, and new design and analysis tools for optoelectronic components,” said Banerjee.2 E2 P3 O1 x3 f3 P
3 [0 A4 J3 P* E! R
未来是光的,相对于光,设计师需要了解物理和电气工程,光互连,光电器件的新设计和分析工具。

11

主题

184

帖子

1900

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1900
7#
发表于 2011-8-16 11:03 | 只看该作者
是否意味着PCB行业只有10年左右的光景?

7

主题

123

帖子

245

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
245
6#
发表于 2011-8-2 14:33 | 只看该作者
高端的科技,高端的人才,小虾游过~

88

主题

366

帖子

1846

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1846
5#
发表于 2011-8-1 17:35 | 只看该作者
好好看看,不然跟不上时代了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-15 09:02 , Processed in 0.080848 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表