Allegro 覆铜求助

zfc1893

请问一下,Allegro能不能实现如图所示的覆铜方式,就是同覆铜只在元件脚处连接,在PCB走线处自动避开.
模拟电路需要单点接地,Allegro默认的是同网络名自动覆盖,这样原来设计好的单点接地走线又全连到一块了.
$ X- [! V0 ]. w0 t4 u" f, S' _
$ p- P8 z7 Z/ Q, R) K- k$ n  w& x1 l

0 S1 ^" g: S: U8 F, Z

longzhiming

" a; M, q) i0 Y7 C& }  {
变静态铜修改,如需要再变回动态铜. 也就是覆铜时不指定网络.

zfc1893

谢谢楼主的,我刚接触这个软件,请问如何修改Shape的电气属性?
就是原来是连接到GND,如何改成连接到VCC?

wangxs_song

longzhiming 发表于 2011-7-27 19:00
! I, m! L9 v4 g3 F: {: ~变静态铜修改,如需要再变回动态铜. 也就是覆铜时不指定网络.

还可以通过CES把相同网络的line-to-spape的间距从0mil改为8mil。
) @7 v7 q* {/ B2 l9 e9 D$ o6 ~3 I这样就不用去改静态或动态了。
" o0 x3 m; k. \/ u  G5 j8 a* H2 P