BGA扇出过孔后，在删除过孔走线时，会出现一个类似Ts结点的小方框

logic

BGA扇出过孔后，在删除过孔走线时，会出现一个类似Ts结点的小方框，怎样让这个小方框不显示呢··
- d9 V+ {# d* F+ Y7 ^  _

penny190

我也想知道，設立模組之後，變更走線時也有出現，要把整條Trare重拉才會消失，很麻煩

nbhand

是cpoint吧

logic

回复 nbhand 的帖子
, V% Y* h( Q; t& h* Q6 R
新手！求详解··谢谢··

logic

回复 nbhand 的帖子

能够不显示这个点吗·？

logic

回复 penny190 的帖子
  |. R4 H: }6 A2 ]+ F: K
" }0 i  M. u# H4 O我们一样的问题···

WZS_PCB

如果是fix的cline，在解fix之后会有此问题。再就是你扇出的trace如果是merge的，那么之前的merge的板子上的trace可能cline被fix了，猜测。

logic

我的问题解决了···因为之前是扇出BGA的VIA，所以选中扇出的VIA和CLINE以后，点右键，选择Unmark Fanouts，命令栏会提示# Successful Vias=xxx, Clines=xxx,之后把过孔删除再拉线就不会出现那个小方框了···希望可以帮到有同样问题的朋友

attaboy

楼上的"选中扇出的VIA和CLINE以后，点右键" 是在哪个命令的状态下，右键呢？谢谢

logic

回复 attaboy 的帖子
" c: n" V5 u: |6 R" k4 U3 m( H
$ S8 H" |6 Q: ^9 y4 Q在idle状态下，visibility选项只选中VIA和CLINE，选中对应的VIA和CLINE后会高亮的，然后再高亮区域右击，就会出现Unmark Fanouts 选项了。
( k" _/ z7 [5 t$ a1 N+ F

attaboy

回复 logic 的帖子
8 ?) ^9 {6 U9 y  W
+ m5 R: a2 ?  q2 k4 r1 D谢谢你的答复 你的版本应该是16.0以上吧

logic

回复 attaboy 的帖子

  ?8 ~0 H& c1 v# P& Y0 N16.5的··