|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 hgzty 于 2011-6-9 12:48 编辑 ; D# ~1 Y6 _) M7 q7 r6 y$ i
8 d0 a( B3 ^+ t4 s 对面设备是5V TTL的输入标准 VIH:2V,有一个50欧姆的并联匹配电阻接地。信号速率在100M以下。0 R J+ A1 R4 G4 ^
}- v T; p7 f Q, m ~: c 我的设备是这样的情况,CPLD输出的是3.3V TTL/CMOS 电平。那就是说如果要能够正常驱动的话,起码要有40mA以上的驱动电流。也就是说我必须设计一个满足5V TTL输出电平又同时满足驱动能力的接口.
4 V1 g/ x9 K. l! ~) a8 X7 `( f/ _* x" ^
现在的想法是,CPLD输出的3.3V电平信号首先通过电平转换为5V TTL,再通过line driver芯片进行驱动。) I6 {& o2 }6 i! {* y
/ Q$ ^1 X/ @8 J; f, k
还有一种设计就是CPLD输出的CMOS 3.3V电平信号直接驱动 5V TTL的line driver芯片。
6 n/ h5 n% M& d: ` o* l C% @
, _& Z3 U" y# a3 |9 o& a想问一下的就是,$ ^& m1 m" c, ?% q
1.40mA的驱动电流计算是否正确?
# z7 t' Z2 B3 U. P/ r2.如果考虑到输出阻抗的话,那在输入端不是还会有一个分压?9 O* v7 B0 x" a9 F+ s% A( T) q
3.有没有直接支持3.3V电平信号转5V 信号,且5V输出这里又有比较大的驱动电流的芯片?- Y) n: S! ]+ h& R0 s
0 W; Q! W. u; Y: j5 E, Z# k. i: \ |
|