再发Constraint Manager疑难杂症，高手请进！！！

mcu200689

' G' {4 Z% W& F4 ~) ?4 Y2 p
+ o  Q) X. l! d; d: W4 l! n) z如图中所示，数据线都是一对一的，凭空跑出来很多没用的线，黄色所示，都是其他引脚已经连接的。检查原理图没有问题，没用这些连接关系都是一对一的。
" f, Z" g+ F1 R' ^% ?; x前两天发帖有朋友说是模型问题，我用的是排阻，4个一起的。模型都用的一样的，总共64条线别的都没问题，单单这几个有问题，请教高手有遇到过这种情况的吗，该如何解决。先谢了
3 [+ c) y8 W. m

wangxs_song

是的，需要重设模型！

mifener

你确定一对一？
pin pair改longest或者手动设pin pair试试~

ccjljy

pin pair下清空 scope选择global

ccjljy

关于pin pair下的选项help里面的说明是
Match Group. In the Pin Pairs column of the Relative Propagation Delay worksheet, you can guide the generation of pin pairs with the following options:
! S! H. f. T* d
& L# e) M7 E% ?
Choosing this option . . .
Generates pin pairs based on . . .
7 h3 E1 ~7 H+ s* e* f
All Drivers/All Receivers
All combinations of drivers and receivers.
5 s7 }6 @. [; {  s7 W" [
Longest Driver/Receiver
The longest driver-receiver pin pair. Uses the longest pin pair when there are not any drivers or receivers.

9 R4 A4 w- j+ z) cLongest Pin Pair
0 }# s+ [# ^1 X& c2 zThe longest pin pair.
* C/ ~, ^# r" t$ ~% g# d. `

wangjing

建模的时候pin number 12345678对应错了是不是？

mcu200689

回复 wangjing 的帖子
: d+ R" V1 Y% n% e
2 j% e  }3 [- I- K& v没错啊 对应关系也对着呢 一样的模型 有的是对的 有的是错的

mcu200689

回复 wangxs_song 的帖子
+ b" d4 B. T' r3 @% k( o
% d3 H9 L9 ?  h2 Q( z) F1 G模型都没问题啊

wangjing

回复 mcu200689 的帖子

. Q" d$ |$ Z9 Z2 h. C- I* r你的排阻是不是上拉或下拉？就是一端是电源或者地？而并非两端都是信号。

mcu200689

2 \2 K9 Z4 e" X今天找到问题的所在了，DDR2组内8跟数据线是可以互换的，为了布线方便就把原来的一组内的8跟数据线做了调换，约束里边的两条线是换前和换后的（一条绿的是现在的连接关系，黄的是原来的），应该是生成网表的的时候，新的连接关系没有替换掉原来的，造成两根线同时共存，这种情况应该就是OrCad画原理图时的问题了，不知道这种情况怎么解决？？

wangjing

回复 mcu200689 的帖子
+ D! j$ b/ j7 ^. p
6 i3 F* [3 ]& a* A调整原理图再导网表啊

mcu200689

回复 wangjing 的帖子
1 E& k) q3 @# n
怎么调？原理图连接关系对着呢啊
% w; M6 B* w, y3 ]% W4 _

wangjing

回复 mcu200689 的帖子
4 G% Q* H7 h! B
对着呢怎么会这样，重导网表。

mcu200689

回复 wangjing 的帖子

: }* D  `8 y" `1 z导啦 我改了连接关系就重新生成网表 导到PCB了 约束关系还是显示两条线 不知道咋回事

wangjing

回复 mcu200689 的帖子

* B! q8 C, b" h) a不应该会这样 你的原理图没改好吧 再检查一下。换个路径再导一下