Cadence 用户问题解答

good1979

PART 1：
# q$ S- o9 O" B) i' L% n% x. L$ r1. 软件 14.1版本较 13.6版本功能提升了，bug也减少了，但是还是存在一些 bug，功能方面还有待进一步完善。
) C* @2 s. @: F" b* V8 O9 G: c2 E; E    （Cadence在每个季度都会发布软件补丁程序QSR，用户可以在Sourcelink网站注册并预定QSR光盘，您会在一周内直接收到该光盘；在这期间，Cadence还会根据实际情况，不断发布最新的临时升级、补丁程序，Cadence当地的技术支持人员会主动、尽快地为用户进行安装。在功能方面，Cadence在世界各地拥有强大的研发队伍，以向客户提供更多、更好的功能。PSD14.2版本很快将交付用户，功能更强的PSD15.0不久也将发布。）
1 y7 X% w4 _; d' f. J
- W# u5 A) i6 G6 o6 N$ A# C% \2. cadence 公司目前在华东地区现只有 1名技术支持，在现场技术支持方面有待加强力量。
    （Cadence今年在中国正式注册成立了全资公司，服务队伍也从去年的30人增加到近90人，并在上海、北京成立了High Speed Technical Centre等部门，在各地包括华东地区都增加了技术支持，因此我们相信，在新的一年里，我们的客户会得到更多更方便的支持）
3 v9 w/ z. P2 ~) ?: N
3. 随着 cadence 软件在公司的日益推广使用，我们希望能加强软件使用方面的培训力度。
（感谢贵公司对Cadence公司的支持！如果贵公司有软件培训方面的需求，可直接和当地的客户经理联系。）
/ `: A/ r- q) e
PART 2：
  CADENCE BUG 主要有:
& N# I0 O- Y1 i1. 在CONCEPT HDL 中移动器件，会出现器件库可以被分拆。
* l# Y% H4 c2 k/ r   (这个问题是14.0中出现的BUG,14.1版已解决此问题。请各位升级)
' Y' O, x7 M& X
  C) V* S/ Z+ o  N2. 从CONCEPT HDL 打包时经常在没有报出错误的情况下,不能打包成功.
+ \6 l3 I# d0 s: ~  W2 S   (Concept HDL打包不成功时一定会报错。这种情况可能是因为路径错误，请仔细检查)
) L0 g  _6 O; A4 d
' b7 c6 }& F1 M+ H* N3. 从CONCEPT HDL 打包到ALLEGRO更新PCB时不能打包成功. 但往空的PCB打包时能成功, ECO常有问题.  
6 c9 e' y: V3 b. `% N  ]   （在个别情况下，会出现这种情况，出错信息为“Net name already exists”。今年2月份的补丁盘已包含此补丁程序，请用户联系Cadence工程师进行升级或到下面地址下载补丁程序、安装：
ftp://ftp.cadence.com/patches/PSD141/allegro/algroF2B14.10-s018wint.exe
9 I1 \. x3 S( j! S4 [# [ftp://ftp.cadence.com/patches/PSD141/allegro/algroBase14.10-s056wint.exe ）

" {0 y7 f8 ^5 K7 v4. CCT 中有时不能单独对电源、地 FANOUT。
" z+ T) U; n: ~' r8 q1 l   （是否没有指定Power Nets选项？如果指定了还有此问题，用户最好能提供一个可以重复出现此问题的例子,以便查找原因）
: I$ h3 _# x, N6 a5 v- ]4 }
6 ?$ Y, [& s8 J- g3 [5. BOARDQUEST 对网络拓扑的提取常常不能成功。 不如以前的版本灵活、方便，在模型有“问题”时，可以用缺省模型。
    (Boardquest 为Cadence较早版本。用户最好能提供一个可以重复出现此问题的例子,以便查找原因)

  v- G& W" K$ @6. ALLEGRO 中大面积布铜时，有时会出现在对铜皮分配了网络的情况下，布出死铜（铜皮不与任何网络相连,无花盘）.    大面积布铜时，经常出现不应该有的裂缝，布铜的效果不是最优的。
    （用户最好能提供一个可以重复出现此问题的例子,以便查找原因）
. C- K; L9 Y2 V: s
/ h3 Q' I+ O8 ]. }7. ALLEGRO 中程序自动、无告警退出， 致使设计丢失的现象，发生的频率比以前的版本高。
    （出现这种情况，主要是操作系统方面的原因，ALLEGRO要求在英文NT或WINDOWS 2000下使用.在中文WINDOWS 2000下,出错概略提高许多。事实上，设计人员应充分使用Allegro的Autosave功能，以避免各种情况下引起的数据丢失）
9 A  Q3 ?" y8 l% c
8. ALLEGRO出光绘时，常报出根本不存在的错误而不能输出光绘文件。
: V9 R* j& }* M, j5 W+ L    (根据经验,此类问题一般是TOP,BOTTOM层光绘有问题。最好能提供一个可以重复出现此问题的例子及系统给出的错误信息,以便查找原因。)

9. ALLEGRO 的功能还有改善的空间。  如： 修线时，自动采用原线宽； 替换功能、推挤功能、加测试点功能可以做得更加友好，等等。
   （即将发布的14.2版本对这些大部分问题做了很多改进。下面列出14.2版的一些主要改进：
Save Design to 14.0
/ |* i9 }5 Q" QDatabase Write Locks
1 t* x0 D6 @1 C6 ~" |5 d1 W+ |& S' aView Schemes
DBdoctor
0 N5 X* {* e, x4 a  M6 bPlane Rat
3 e! k4 k6 j3 ~* o7 F0 X/ p. J* SPlace Manual UI Auto-Hide
8 H& B" ?& ~! ~1 [- F0 x8 L3 @3 ZDirect Select of Alternate Symbol
Quickplace Options
. x/ B, Q5 G( N' MVia Shoving
Dynamic Slide Phase II
Vertex Dynamic Bubble Options
Smart Start on Line Width
% t& G2 \$ L  S7 R$ \Highlight All Pins on Net During add connect
% h. w* W9 F1 t# D2 YCadence Design Systems, Inc
. s' b1 p  m4 E! m  yNet Name Added to Control Panel
Purge Vias
4 r2 T1 T6 v! B( v5 s1 e& ]EXTRACT Name Change
+ g9 t) k6 V% q; K- MGraphical Enhancements During Dynamics
Text Printing/Stick
Append to File Option Added to Reports
; O( z! B' W$ OSPECCTRA-Like Zoom
Viewer Plus Enhancements
New Board Wizard
% t  M$ x8 z8 {CPM and CDS_SITE Support
Scald EOL
IPC356 and Allegro-to-DXF Performance Improvement
TestPrep PCR Fixes
+ I6 q8 r: {. j: D. `+ BNew Features in Allegro Studio (PCB)
* ^2 L+ l! X" b$ LMiscellaneous Category）
1 U5 X# M3 [$ Y- w
, ?! b$ o+ p' }9 V9 `9 i. Q- A3 p9 |10. 生成料单时，有PPT 表的元器件的 Part Name 在料单中出现两次。
    (14.1版已解决此问题)  
1 Y# ?' v' ^; w  b2 B
PART 3：
9 S- _9 C. L: D0 f) i我们在使用CADENCE的过程中遇到的问题基本归结为：
$ @+ f" W" W% j: _1 ]  1 无论哪个版本都经常出现自动退出，提示为非法操作，然后不能存盘，自动退出。（ALLEGRO）
    （参考PART2问题7的答案。提示：Allegro在异常退出时，会在当前设计目录下产生一个后缀为sav的文件。用Allegro打开该文件，另存为brd文件即可）
+ C; x: k8 K- _& }7 {
  2 版本13.6中出现过生成的GERBER文件在避让不能的SHAPE时，出现半圆，即不能完全避让。还出现过个别完全不避让的状况 。
    （题目意思不太清楚。请使用最新版本测试）
% ~  e( S( I& k* ^2 F3 y
" X6 L. D- h$ D. n/ M7 l  3 版本14.1很多机器不能正常安装。
, g8 j: s- v7 R& L" v7 M% P  T* u. \    （请参考软件安装手册，并注意安装过程中系统给出的提示。一般出现这种问题都是操作系统问题或放火墙、防病毒软件引起）

6 u% ?) {! d! v  4 在添加IBIS模型时，MPC8260总是不能自动加上去，已经和工程师联系过多次。
    （可能是因为该IBIS模型不是标准格式，请使用器件商提供的标准模型）

, l" w" p7 @; Q! hPART 4：
2 _) G/ y( R. r; z* O% b0 ~1 L1在ALLEGRO中，编辑焊盘时，经常会出现“执行程序错误”而退出程序，且没有备份文件，导致之前的工作白费。
$ {- ~+ M6 o; t' q+ t    （此问题14.1已经解决，而且同样与操作系统有关）

+ c5 ?2 \1 w* {) @6 n; |2 在从自动布线器（SPECCTRA）建军回到ALLEGRO后，输出表层的线、孔就与器件成为一个整体，移动器件时，线、孔就附在上面一起移动。
1 z) D! @9 ~" b  H) E（实际上，这个功能是Cadence应大多数用户要求而添加上的，主要是为了方便移动器件的时候 fanout 后的引腿和 via 能跟着一起移动。如果你实在不愿意这么做，可以执行下面这个Skill程序解决，以后版本将会有选项供用户选择：
; The following Skill routine will remove invisible
; properties from CLINES and VIAS.
- B/ U; r2 K* b* O4 A0 f* x8 s; The intent of this Skill program is to provide
# u) E; Y- P# p; l1 {6 F0 _; users with the ability of deleting the invisible
; properties that SPECCTRA/SPIF puts on. This will allow the moving
3 v( {7 D/ Y* C/ P; of symbols without the attached clines/vias once the
! P* L3 n* S- k: Y% v; design is returned from SPECCTRA if the fanouts were originally
; put in during an Allegro session.
3 X8 }' D9 Z. a3 ?* U* p$ i;   
; To install: Copy del_cline_prop.il to any directory defined
;    within your setSkillPath in your  
;    allegro.ilinit. Add a "load("del_cline_prop.il")"
;    statement to your allegro.ilinit.
! d3 {- e" b# _+ C2 _;
" q6 ~5 d) U1 m, ]% o$ Y8 U; To execute: Within the Allegro editor type "dprop" or  
;    "del cline props". This routine should
" i; o, Q. e4 y* \2 Q2 ]) Q;    only take seconds to complete.
# e& l. `" T9 I$ i;   
5 P# a( b% S- b( O; |! o' H7 G; Deficiencies: This routine does not allow for Window or
8 g- x& Y+ {* |% I4 V8 L;   Group selection.  
; |/ S5 P' W# C;
; WARRANTIES: NONE. THIS PROGRAM WAS WRITTEN AS "SHAREWARE" AND IS AVAILABLE AS IS  
# i" ?) u  r: @- l( E0 f' p;         AND MAY NOT WORK AS ADVERTISED IN ALL ENVIRONMENTS. THERE IS NO
;         SUPPORT FOR THIS PROGRAM.
7 ?' r& R; }3 S- c" D;
9 Z$ B# V: N- U2 [$ K3 K8 w+ A; Delete invisible cline/via properties.
/ p! }* v0 ]! C( `! B- W! e5 r6 i;
! i; X- {( H* z( \* R- YaxlCmdRegister( "dprop" 'delete_cline_prop)
axlCmdRegister( "del cline props" 'delete_cline_prop)         
- D9 z6 ]6 I# N# W) w7 _
(defun delete_cline_prop ()
  ;; Set the Find Filter to Select only clines
6 K5 E# e  ~2 {2 q8 n) P  (axlSetFindFilter ?enabled (list "CLINES" "VIAS")
$ j( N$ h* j6 ~1 h" |; c5 T        ?onButtons  (list "CLINES" "VIAS"))
& x, O# ^: G% t: V1 a
  ;; Select all clines
  (axlClearSelSet)
  (axlAddSelectAll)  ;select all clines and vias
( m  V0 D# O9 }% Z: m- [4 c6 V1 z2 F
1 X5 s% m1 ]! s0 G, E" H* R# e  Z  (setq clineSet (axlGetSelSet))
  (axlDBDeleteProp clineSet "SYMBOL_ETCH")  ;Remove the property
  (axlClearSelSet)    ;unselect everything
/ \  B+ {1 P1 p, h, V# S8 [)
- C$ Z$ t% B% K' l8 A% i1 a
3 建原理图软件中，图形编辑和SYMBOLS中的设置不一致，SYMBOLS中的任何设置变动都会使图形的编辑无效。
) `! l& C* Y! I6 U  l/ E) m    （问题表达不太清楚，请直接联系支持工程师）

4 建库中，在一个器件对应三个或以上的封装时，PACKAGE中所建的三个封装在SYMBOLS中并没有全部出现以供SYMBOLS图形选择。
（不会有这样的问题。问题有些含糊：建库时，在 Part developer 中，对symbol 的设定本来就没有 package 的图形选择；如果是在原理图里添加 Symbol遇到这个问题，如果要选择封装形式，需要用 Physical 方式，请确认操作是否正确，下面就是多个封装同时显示的例子：）
- A3 \. P& @& U2 v5 原理图建库的PART-TABLE表的属性中COMP-NAME的值与CELL名相同时，不能够封装，封装时出错。
    (请提供该元件的库，以便于我们查找原因)
! H& w" y0 V3 x. Y/ K+ M
6 原理图库建库属性中，PART-NUMBER 的值不能 NULL，否则向 SPECCTRA 转换时出错。
- e* W* o& M0 I" o" K" ?    （的确如此，PART_NUMBER的值不能为空，解决办法：要么删除PART_NUMBER属性，要么把值加上）
- Q9 y( c9 l+ ~0 g1 V9 X' A: m; }
. o' J7 z+ w6 D1 [! c9 _4 v; L7 在 ALLEGRO 中鼠标显示为无穷大是可以的。但在 SIGNOISE 的界面下，设为无穷大时就显示不出来了。
/ i8 M; F9 v/ _; D0 {+ x; S   (14.1 版本已解决此问题。对早期版本可以在命令行执行 :set pcb_cursor=infinite 即可；另外，Specctraquest 没有提供象 Allegro 一样的User Reference 功能，可以在命令行执行 enved 调用该功能界面，然后进行设置)
( g* i, Y/ T. Z, z4 u: g/ ~2 w

PART 5：
5 a' B- T9 ?: v1.用贴片焊盘（type=single）做成的package，用tools\padstack\modify design padstack...编辑，发现type变成了blind/buried。为什么会这样？
    （这是软件显示上的小漏洞，但是丝毫不影响使用，焊盘还是事实上的single）

2.修改过焊盘后以同名保存（替换了原来的焊盘），但是用tools\padstack\modify design padstack...检查用该焊盘做的package，发现仍旧是老焊盘，而事实上任何目录中老焊盘都不存在了。既然allegro是要到pad_path中调用焊盘的，为什么会出现这种情况？
1 n9 r3 b. A. D# T- u    (修改完焊盘之后, 需要update pad才能更新，因为Allegro是把相关的数据都纳入到brd文件集中管理的)

3.打开padstack editor就会出现这样的提示：pad_designer:Can't open journal file。于是新做的焊盘无法保存，提示：failed to open file '#T001632.tmp'。
    （请检查系统环境变量设置是否正确；另外所有路径都不能使用汉字）