mobile ddr 地址线的问题

whyseu

小弟有几个问题，还麻烦各位大侠解答一下：
" E, K7 r; z1 d/ s( F1.我想把mobile ddr的地址线（不包括控制线和数据线）连接到fpga上面。请问是否可以连接到任意的I/O pin上面？
: U5 c, v( F9 d2.是否需要加终端匹配？如果要的话，串联还是并联，加多少阻值的？
) ?; M0 H& _4 `8 m& p& N谢谢！

liqiangln

可以连接到任意的BANK，注意这个BANK的电平要设置成跟RAM一直。
# Z; n2 j/ w% ~# P
地址线需要加终端匹配，如果是1：1或者1：2的情况下串33OHM，如果地址线是并行连接的多于2个RAM，需要并行，上拉50OHM。

3 m# `) `) i, q其实这个做FPGA的人，应该知道内存控制器的设计方法，通常有推荐的BANK来做的。

whyseu

还请版主解释一下什么是1：1，1：2？什么是并行连接多于2个RAM？谢谢!

liqiangln

1：1 就是内存控制器对应RAM的数量。（通常是对地址线来说的，因为是共用的。）