|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
用pads不是很熟，别人画好的logic和layout文件，在我电脑上打开后不能在logic里用“layout/router link properties” 功能，compare PCB后报错如下，应该是我的电脑里没有这些封装;
7 _& i7 A. q. t1 s请教：怎么样把画好的logic和layout文件里的封装（PART TYPE, CAE, DECAL）保存到我的库中，一个一个点“Edit decal”再保存的话太麻烦了，有没有快速的办法。期待高手。
( v/ j; w# |3 R' t+ n6 E0 Y
+ x; U6 V+ l" |' P
9 [+ C |1 ^9 Q5 K$ q: ~2 E) i: v3 n) W6 p5 a+ }# ]- p
PCB Net List Errors Report - xxxxxxpcb.sch - Tue May 25 08:52:38 2010
' B! T- V2 l! ^$ b----------------------------------------------------------------------------------+ G) ^4 R5 Q" r0 A- A* j+ z, \
Design to Library Part Consistency Check, ]5 ]" P+ |2 A2 ?
----------------------------------------
. a' \% Q# D4 v8 G* g# b3 FPart Type Z8HM2-I not found in Library - not able to check following parts:. O" z/ @0 C) L2 V
U1.
' e/ N2 d( S3 K/ E; K7 MPart Type L0402 not found in Library - not able to check following parts:
6 x3 s1 [3 y+ M8 Q' K6 g0 I* Y+ ^0 L* U" P L2 L40 L1 L3 L4 L5 L6 L31 L7 L8- i# d5 [- [0 b* G& p
L53 L52." b* d4 l: g* C+ J& S" }& ~
.- m3 |0 S& l! s# F
.
, s, [ {) x6 `7 x$ K% |6 L.' a$ k2 ~; [2 b9 @% I2 |& {3 |
; h! ?7 k V% ?3 T3 N' X, O
Single/Zero Pin Net Warnings* s; Q* {/ b& I7 F
----------------------------
+ `9 @. p) G: y# _* O6 t4 lNet ANT has less than two pins in PCB net list file.
1 W6 E5 N0 o: pSchematic Connectivity Errors8 k0 Y# n5 u$ A. Q- D
-----------------------------
4 C3 L$ q: b2 j8 O9 P C0 DSubnets with Off-Page Reference to no other Subnet3 P* ?7 P; p* L5 e Y
ANT- `8 R. d; x4 t( r3 O! \) u
ZI2121 X13260 Y4810 |
|
/1 
发表于 2010-5-25 21:20
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
