DDR2布线问题

阿多 · 发表于 2010-4-18 17:44

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

在DDR2布线的时候，很难把所有的线都在一层布下吧？分层走线一般怎么安排的呢，6层板，数据线、时钟线走在顶层，地址、控制线走在内层，这样可以吗？还是最好不在顶层走线呢？谢谢指教

CAD_SI · 发表于 2010-4-19 00:02

DDR2没有要求那么严，只要保证时序就可以
当然都走在内层对EMI有好处

沙漠之虹 · 发表于 2010-4-19 18:35

数据线的频率最高，走内层是最好。同组同层是基本要求。
时钟与地址一组，当然内层有空间最好也走内层。注意DDRII上面的DQ差分时钟，要跟数据一组。

阿多 · 发表于 2010-4-19 23:16

谢谢
！
我的PCB叠层设计定义是：
TOP
GND
SIG1
SIG2
POWER
BOTTOM

把DDR2的信号分为：
数据信号组（DQ DQS DQM)
地址信号组（ADDR)
命令信号组（CAS\ RAS\ WE)
控制信号组（CS\ CKE)
时钟信号组（CK CK\)

那么我将数据信号组单独走一层，地址、命令、控制、时钟四组走在同一层，这样可以吗？

CAD_SI · 发表于 2010-4-19 23:39

本帖最后由 CAD_SI 于 2010-4-19 23:42 编辑

DDR2还不算特别高速，能同层最好，不同层也不会有问题
按经验：
数据组内走线相差+/-50mil
其它组一起相差+/-100mil，就差不多了（这个已经很严格了）
具体相差多少可以具体算一下

如果觉得不放心就+/-25mil，+/-50mil

hz_cp123 · 发表于 2010-4-20 00:11

先等长，在考虑EMI

hzhz20054758 · 发表于 2010-4-20 22:29

DDR2一般为2个DIMM槽，DIMM A和DIMM B ，正好分别走在内层中的两层，CLK走在最中间，然后CLK两边可以走CMD和TRL线即LZ所说的地址信号组（ADDR) 命令信号组（CAS\ RAS\ WE)控制信号组（CS\ CKE)
,再将DATA线即数据信号组（DQ DQS DM)，平均走在两边。一个DIMM有8组DATA线，在同一组中DQS和DM线必须走在一起，然后两边各四条DQ线。因为走在两层相邻的层面，中间没有GND层，所以考虑EMI，要注意两层线不要重叠，这点很重要。
如果楼主所说的DDR2只有一个DIMM槽，那就走在同一层内层就可以了，没必要走在两层。最好不要走TOP层，TOP层一般布电源，因为有很多BY PASS电容之类的，所以如果走在TOP，干扰还是挺大的。

阿多 · 发表于 2010-4-21 12:27

谢谢各位,我的DDR2内存颗粒是直接布在PCB板上的,只有1片,不采用DIMM槽的方式,T
OP层一般布电源吗?
我看到几块PCB在叠层设计上,顶层也是走信号线,电源放在内层了

T45524093 · 发表于 2010-4-29 00:01

向大家学习DDR高速布线

askhawk · 发表于 2010-4-29 19:09

学习了呵呵~!

mening · 发表于 2010-4-30 13:53

分成数据和非数据就行了。

angela0729 · 发表于 2010-5-5 16:03

正在学习ddr布线~~感谢分享

yondyanyu · 发表于 2010-5-6 08:24

http://www.docin.com/p-51844948.html

可学习下主板Layout guide!

flybye · 发表于 2010-6-21 13:43

看看论坛里面的帖子

ayalcy · 发表于 2010-6-21 23:59

学习了
顶！！！！！！！！！！！！！！

		自动登录	找回密码
密码			注册

DDR2布线问题

EDA365欢迎您！

评分

推荐内容 /1