|
|
我没有做过,但在书上看到.回注就可以了.你不妨试试2 ^( X, I6 a# p$ p, \0 {
1.选择file-export-logic.弹出"export logic"对话框,在"logic type"中选择"design entry cis",表示要传回的软件为capture.在"export drectory"中选择要导出的路径.$ ^0 o; _$ G8 Z4 ?; R
2.单击"other"页面,在:comparision design"栏显示要导出的电路板文件.
: [4 o+ o6 [( F+ ^3.切换到"candece"页面单击"export cadence"按钮.弹出进度窗口.2 V* F- U% j& Z; v7 D1 P8 B
4.单击"close",关闭对话框.% R0 W" p( ^2 J# V4 P
5.打开design entry cis,打开dsn文件,选择tools-back annotate,在"allegro pcb editor"栏保存好的allegro电路板的路径.
2 n3 D9 Z* a E$ ^! m F0 ~在netlist栏选择"capture"直接转allegro的netlist路径;
& m$ j3 f$ t1 Y6 `7 e在"output"栏选择要输出的rename的文件路径.
$ y/ t5 F* {+ Zbank annotation 两个选项都选上.7 }1 Q, O) K3 s( [, ^1 I
6.单击确定执行back annotate. |
评分
-
查看全部评分
|
/1 
发表于 2008-4-6 19:59
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
