|
我没有做过,但在书上看到.回注就可以了.你不妨试试
) B4 N6 O8 n5 e& t+ p! p! c1.选择file-export-logic.弹出"export logic"对话框,在"logic type"中选择"design entry cis",表示要传回的软件为capture.在"export drectory"中选择要导出的路径.
$ J/ \! b! @/ a5 v! o2.单击"other"页面,在:comparision design"栏显示要导出的电路板文件.
f3 ?: F2 e+ W/ y# |% ]3.切换到"candece"页面单击"export cadence"按钮.弹出进度窗口.
9 K3 }# H p& \2 M# Q4.单击"close",关闭对话框.
' R8 `1 d: ^' Q% e" x- V5.打开design entry cis,打开dsn文件,选择tools-back annotate,在"allegro pcb editor"栏保存好的allegro电路板的路径.( l7 I" L2 A! O* i
在netlist栏选择"capture"直接转allegro的netlist路径;
4 W/ D& ?+ f$ y; d" ~% o在"output"栏选择要输出的rename的文件路径.6 T# g2 i. E$ g7 L' H
bank annotation 两个选项都选上.& E/ ?3 s3 o0 }& h3 U, m
6.单击确定执行back annotate. |
评分
-
查看全部评分
|